[VHDL编程] MATHM60

说明：用Verilog语言写程序，实现对初始计数器60进一-Verilog language used to write programs to achieve the initial counter 60 a
<潘小宾> 在 2025-02-04 上传 | 大小：1.1mb | 下载：0

[VHDL编程] Twofenpin

说明：用Verilog语言写程序，实现对初始时钟的两分频-Verilog language used to write programs, two points of the initial clock frequency
<潘小宾> 在 2025-02-04 上传 | 大小：3.32mb | 下载：0

[VHDL编程] signal-generator

说明：Design of DDS signal generator based on VHDL+FPGA, has been through the adjustable, can be directly used, simulation -DDS signal generator circuit design, Verilog source code, can be directly used, simulation
<李静璐> 在 2025-02-04 上传 | 大小：1.97mb | 下载：0

[VHDL编程] cpu

说明：用VHDL写的一个cpu程序，可以在实验台上运行运行，包括各种基本的寻址方式，里面还含有每个模块的波形-Use VHDL to write a cpu program that can run on the bench run, including a variety of basic addressing modes, which also contains the waveform of each module
<sherrytonger> 在 2025-02-04 上传 | 大小：2.35mb | 下载：0

[VHDL编程] vgachar

说明：在FPGA内部产生一个有字符的视频，并通过VGA显示到显示屏。-Within the FPGA to generate a character video and VGA display to display.
<mingzhanghui> 在 2025-02-04 上传 | 大小：1.59mb | 下载：0

[VHDL编程] clock_seg

说明：用FPGA分频，做一个有时分秒的时钟，并用数码管显示-FPGA divide a sometimes every minute clock, and digital display
<mingzhanghui> 在 2025-02-04 上传 | 大小：3.22mb | 下载：0

[VHDL编程] rx_tx

说明：上位机与FPGA进行RS232通信，FPGA可以发送与接收。-Host computer and the FPGA RS232 communication, the FPGA can send and receive.
<mingzhanghui> 在 2025-02-04 上传 | 大小：3.1mb | 下载：0

[VHDL编程] lcd

说明：FPGA对液晶屏写控制字，并在液晶屏上显示一个字符串This is a test -FPGA control word written on the LCD screen, and displayed on the LCD screen a string This is a test
<mingzhanghui> 在 2025-02-04 上传 | 大小：3.03mb | 下载：0

[VHDL编程] seven_color

说明：FPGA产生7条竖色条，分别是7个基本色。并显示到VGA接口的显示器-FPGA generate seven vertical color bar are seven basic colors. And display monitor to the VGA port
<mingzhanghui> 在 2025-02-04 上传 | 大小：3.26mb | 下载：0

[VHDL编程] div_clk

说明：一个20M转16M的时钟分频设计的小程序。有一定的漏洞请大家自行修正-A 20M to 16M clock frequency applet. There are some loopholes Please correct itself
<yang> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] pri_encoder_using_if

说明：encoder using if - verilog
<amin> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] decoder_using_with

说明：decoder_using_with verilog code
<amin> 在 2025-02-04 上传 | 大小：1kb | 下载：0