[VHDL编程] verilog-testbench-preliminary

说明：硬件描述语言verilog的testbench的写作方法-the writing method of the testbench of verilog
<马腾宇> 在 2025-02-25 上传 | 大小：59kb | 下载：0

[VHDL编程] modelsim-6.0

说明：硬件描述语言仿真工具modelsim 6.0的附图详细教程-the detail tutorial of modelsim 6.0 with pictures
<马腾宇> 在 2025-02-25 上传 | 大小：320kb | 下载：0

[VHDL编程] HardCopy

说明：HardCopy的器件介绍，用于初学者了解ALTERA的器件参数-A descr iption of the Ethernet Tester
<robin> 在 2025-02-25 上传 | 大小：1.26mb | 下载：0

[VHDL编程] ad9854_z1_first

说明：ad9854的xilinx代码，verilog代码，调试通过的-ad9854 xilinx code, Verilog code, debugging through
<朱明明> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] armandas-Plong-e2a4bd5

说明：Plong Game in VHDL Source Code
<DuySir0> 在 2025-02-25 上传 | 大小：14kb | 下载：0

[VHDL编程] m_seq

说明：产生长度为15的M序列，将m序列产生的数据作为输入，送入一个序列检测器，该序列检测器在检测到连续的“1010”时，送出一个时钟周期宽度的指示信号-15 m_sequence ,and can test"1010"
<周游> 在 2025-02-25 上传 | 大小：878kb | 下载：0

[VHDL编程] MyVGA_BouncingBall

说明：VHDL code for bouncing ball throw VGA port
<sumit> 在 2025-02-25 上传 | 大小：928kb | 下载：0

[VHDL编程] sin

说明：该模块产生以64个时钟为一个周期的正弦波。-The module is a 64 clock cycle of the sine wave.
<刘西> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] Step-wave

说明：通过数字电路实现阶梯波发生器，已包含PCB的设计制作-Staircase generator with digital circuits, with the PCB design
<Terry Xiao> 在 2025-02-25 上传 | 大小：75kb | 下载：0

[VHDL编程] DianZiZhong

说明：智能数字钟完整Verilog HDL代码，数码管显示，三个按键控制，能完整显示年月日和时分秒及对其的调整设置，能设置闹钟，有秒表，有10秒倒计时-Alarmclock Verilog HDL
<豪哥> 在 2025-02-25 上传 | 大小：10kb | 下载：0

[VHDL编程] pc-matrix

说明：简单CPU verilog代码，完全按照COA中描述的结构，是微程序实现-simple structure cpu code, using verilog-HDL, totally struct the organization according to the COA,
<sonicgk> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] sine

说明：简易的正弦信号发生器，用verilog代码写成-A simple sinusoidal signal generator, written with verilog code
<王呈威> 在 2025-02-25 上传 | 大小：1kb | 下载：0