[VHDL编程] mux16

说明：本程序是基于verilog HDL的16bit乘以16bit程序，需要的下载。-This procedure is based on the Verilog HDL16bit multiplied by 16bit procedures, the need to download.
<李炯> 在 2025-02-25 上传 | 大小：106kb | 下载：0

[VHDL编程] uartverilog

说明：本程序是基于verilog HDL的串口程序，需要的下载-This procedure is based on Verilog HDL serial procedures, the need to download
<李炯> 在 2025-02-25 上传 | 大小：297kb | 下载：0

[VHDL编程] verilogiic1121

说明：本程序是基于verilog HDL的iic程序，需要的下载-This procedure is based on the Verilog HDL IIC procedures, the need to download
<李炯> 在 2025-02-25 上传 | 大小：443kb | 下载：0

[VHDL编程] acc

说明：全加器，比较器等verilog hdl代码 以及测试代码-Full adder verilog hdl code of the comparator
<徐鹏伟> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] gray

说明：verilog语言编写的十分频器源码和测试文件-a program of ten divider,with a source and test file,using the verilog language
<Princess> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] Frequency-meter-design.docx

说明：1用P1或P3口，产生一方波信号，频率为1000Hz，用LCD显示频率和周期 2将输出信号输入到另一端口作频率计的信号输入端，测量此方波信号的频率、周期和脉宽，在另一LCD上将参数值显示出来。 3设置一功能键，能将当前LCD上的信号值锁定 -P1 or port P3, resulting in a party wave signal, a frequency of 1000Hz LCD displays frequency
<> 在 2025-02-25 上传 | 大小：306kb | 下载：0

[VHDL编程] shuzishizhong

说明：多功能数字钟具有如下功能 1．秒／分／时的依次显示并正确计数； 2．定时闹钟：实现整点报时，扬声器发出报时声音； 3．时间设置，即手动调时功能：当认为时钟不准确时，可以分别对分／时进行调整；-The multi-function digital clock has the following features 1. Sec/min/turn and correct count 2. Regular alarm cl
<张小白> 在 2025-02-25 上传 | 大小：30kb | 下载：0

[VHDL编程] VHDL

说明：An active methodology for teaching electronic systems design
<刘洋> 在 2025-02-25 上传 | 大小：9.74mb | 下载：0

[VHDL编程] DDS-SIN

说明：用verilog语言实现DDS的正弦波发送-DDS sine wave sent verilog language
<牛倩> 在 2025-02-25 上传 | 大小：2.51mb | 下载：0

[VHDL编程] altlvds_DesignExample

说明：用FPGA实现LVDS的调用，其中包括仿真和源代码。-Using FPGA LVDS
<haifeng> 在 2025-02-25 上传 | 大小：203kb | 下载：0

[VHDL编程] ds18b20

说明：verilog编写的ds18b20温度传感器程序，可综合-ds18b20 program written in verilog
<iweimo> 在 2025-02-25 上传 | 大小：3kb | 下载：0

[VHDL编程] altlvds_DesignExample_ex2

说明：在FPGA中调用LVDS核，其中包括仿真和源代码。-Using FPGA LVDS
<haifeng> 在 2025-02-25 上传 | 大小：113kb | 下载：0