[VHDL编程] xapp953

说明：Two-Dimensional Rank Order Filter Author: Gabor Szedo
<tn> 在 2025-02-25 上传 | 大小：525kb | 下载：0

[VHDL编程] spartan6_spice_1.0

说明：spartan-6 spice simulation model
<tn> 在 2025-02-25 上传 | 大小：6.82mb | 下载：0

[VHDL编程] FPGA_VHDL

说明：FPGA编程适用于初学者，对刚学的人有很大的好处-FPGA programming for beginners who have just learned a great advantage
<许军> 在 2025-02-25 上传 | 大小：376kb | 下载：0

[VHDL编程] DC

说明：DC综合的重要资料，帮助深刻理解DC综合的全方面-DC Comprehensive important information to help a deep understanding of the DC Comprehensive
<kk> 在 2025-02-25 上传 | 大小：676kb | 下载：0

[VHDL编程] DC

说明：DC综合的重要资料，帮助深刻理解DC综合，在建立时间和保持时间的设置上很有帮助-DC Comprehensive important information to help a deep understanding of the DC Comprehensive
<kk> 在 2025-02-25 上传 | 大小：676kb | 下载：0

[VHDL编程] ASICinoutport

说明：VERILOG设计双向端口的详细教程，里面有几个详细例子-VERILOG design a detailed tutorial of the bi-directional port, there are several detailed examples
<kk> 在 2025-02-25 上传 | 大小：1.25mb | 下载：0

[VHDL编程] booth

说明：booth乘法器的设计，里面内容详细，很适合新手学习-booth multiplier design, which detailed, it is suitable for novice learning
<kk> 在 2025-02-25 上传 | 大小：2.51mb | 下载：0

[VHDL编程] VHDL

说明：本设计中选用目前应用较广泛的VHDL硬件电路描述语言，实现对路*通灯系统的控制器的硬件电路描述，在Altera公司的EDA软件平台MAX+PLUSⅡ环境下通过了编译、仿真，并下载到CPLD器件上进行编程制作，实现了交通灯系统的控制过程。-And select and use Descr iption Language applying broader VHDL hardware circuit at present in capita
<陈金峰> 在 2025-02-25 上传 | 大小：260kb | 下载：0

[VHDL编程] sell

说明：自动售饮料机代码，信号定义： clk： 时钟输入； reset： 为系统复位信号； half_dollar： 代表投入5角硬币； one_dollar： 代表投入1元硬币； half_out： 表示找零信号； dispense： 表示机器售出一瓶饮料； collect： 该信号用于提示投币者取走饮料。 -Automatic beverage code
<winstone> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] LEDdianzhenxianshi

说明：8*8 led 点阵显示，可以显示数字、字母，程序简单容易理解-the display program of 8 and 8 led ,it can show Letters and numbers，the program is easy ane understand easily
<刘浩> 在 2025-02-25 上传 | 大小：22kb | 下载：0

[VHDL编程] seg7_verilog

说明：本程序是基于verilog HDL的数码管程序，需要的可以下载。-This procedure is based on Verilog HDL digital tube procedure, need can be downloaded.
<李炯> 在 2025-02-25 上传 | 大小：3.5mb | 下载：0

[VHDL编程] clkdivverilog

说明：本程序是基于verilog HDL的时钟分频程序，需要的可以下载。-This procedure is based on Verilog HDL clock frequency procedures, in need can be downloaded.
<李炯> 在 2025-02-25 上传 | 大小：165kb | 下载：0