[VHDL编程] Verilog

说明：华为Verilog 基本实例，为初学者提供很好的参考-exemple for verilog and help you studying FPGA designe more confidently.
<汪艳婷> 在 2025-02-25 上传 | 大小：354kb | 下载：0

[VHDL编程] KF903-UART-19200

说明：如何使用M104D模块，通过串行口通信，方式为3-ow to use the the M104D module through the serial port communication, the way 3
<afred> 在 2025-02-25 上传 | 大小：83kb | 下载：0

[VHDL编程] 8051-LCD-Driver

说明：实验用程序图纸，好用,C51驱动LCD源程序-Experimental procedures drawings, easy to use, C51 drive the LCD source
<qilingfei> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] 8051-and-AD1674

说明：C8051 and AD1674 ,全部源代码，直接仿真使用-On C8051 and the AD1674, full source code, the direct simulation use
<qilingfei> 在 2025-02-25 上传 | 大小：31kb | 下载：0

[VHDL编程] FM_DemodNew

说明：FM接收机 基于FPGA的调频收音机的设计 用VEIRLOG语言编程，利用QUARTUSii与MODELSIM联合仿真-FM receiver on FPGA FM receiver design With VEIRLOG language program, use QUARTUSii and MODELSIM joint simulation
<> 在 2025-02-25 上传 | 大小：8.44mb | 下载：0

[VHDL编程] Project

说明：基于VHDL语言编程实现了十字路口的交通灯控制器-Based on VHDL language programming realized the intersection of traffic light controller
<> 在 2025-02-25 上传 | 大小：1.79mb | 下载：0

[VHDL编程] wahing-machine-VHDL-design

说明：简易全自动洗衣机控制器。该控制器由两大状态A和B组成，每个状态分三个子状态，每个状态分别由选择A和选择B控制。其中A为步进选择按纽，每步跳转一个子状态、B也为步进选择按纽，但每步选择B中的所有组合中的一种。当启动时，时间序列控制器按已选的B类子状态顺序执行。-use VHDL languerage fulfill the design of an automatic washing maching.
<丁帅> 在 2025-02-25 上传 | 大小：1.04mb | 下载：0

[VHDL编程] xyj

说明：在QuartusⅡ软件环境下，利用实验室集成芯片，使用VHDL语言编写程序实现模拟一个洗衣机控制系统的基本功能。-In Quartus Ⅱ software environment, utilizing laboratory integrated chips, use VHDL language programming simulating a washing machine control system of basic functi
<> 在 2025-02-25 上传 | 大小：332kb | 下载：0

[VHDL编程] mux2x2_1

说明：使用verilog语言在FPGA平台上实现多路选择功能。-The use of Verilog language in FPGA platform to achieve multiple choice function.
<丁帅> 在 2025-02-25 上传 | 大小：229kb | 下载：0

[VHDL编程] basketball24

说明：基于FPGA的篮球24秒计时器，开发环境为MAXPLUS-24 second timer in the FPGA-based basketball,Development environment for MAXPLUS
<cynthia> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] addsub

说明：使用verilog语言，在FPGA平台上实现加减法器功能。-The use of Verilog language, in FPGA platform to achieve plus-minus function
<丁帅> 在 2025-02-25 上传 | 大小：271kb | 下载：0

[VHDL编程] 10jinzhijishuqi

说明：基于fpga的十进制计数器，开发环境为maxpius-Decimal counter fpga-based development environment for maxpius
<cynthia> 在 2025-02-25 上传 | 大小：54kb | 下载：0