资源列表

« 1 2 ... .49 .50 .51 .52 .53 2754.55 .56 .57 .58 .59 ... 4311 »

[VHDL编程FPGA_AD

说明:该资料是在软件无线电中的FPGA的实现的表现,能帮助你更好了解软件无线电-The information is the FPGA s performance in software radio, can help you better understand the software radio
<李康裕> 在 2025-02-25 上传 | 大小:844kb | 下载:0

[VHDL编程VHDL-traffic-light

说明:VHDL源代码以及仿真结果,全面的 交通灯 (红绿灯)系统制作介绍,并附有代码注释-VHDL source code and simulation results, a comprehensive traffic lights (red light) system is introduced, and a code Notes
<文子> 在 2025-02-25 上传 | 大小:113kb | 下载:0

[VHDL编程Verilog_Frequently_Asked_Questions

说明:这本书详细的讲解了很多在使用verilog HDL语言开发过程中遇到的问题和困难,以及解决办法,堪称c语言中的c缺陷与陷阱-This book explains in detail many of the problems and difficulties encountered in the development process using Verilog HDL language, as well as solutions, ca
<李立鸣> 在 2025-02-25 上传 | 大小:13.32mb | 下载:0

[VHDL编程FPGA_Prototyping_Verilog

说明:基于xilinx spartan 3的Verilog HDL开发详细的介绍以及实战,这本书没用枯燥的理论来讲述Verilog HDL而是用具体的芯片型号来演示Verilog HDL的强大-Development described in detail as well as actual combat, this book is useless boring theories about the Verilog HDL but with
<李立鸣> 在 2025-02-25 上传 | 大小:16.64mb | 下载:0

[VHDL编程nios2_flash_programmer

说明:详细介绍nios2如何使用flash编程,以及一步一步讲解了如何在IDE环境中使用-Details nios2 how to use the flash programming, as well as step by step explain how to use the IDE environment
<李立鸣> 在 2025-02-25 上传 | 大小:428kb | 下载:0

[VHDL编程h.264_vhdl

说明:使用Base Profile级别的H.264编码IP核,代码注释相当详细,流程清晰-Base Profile level H.264 encoder IP core, code comments in considerable detail, the process is clear
<李立鸣> 在 2025-02-25 上传 | 大小:51kb | 下载:0

[VHDL编程divider

说明:用verilog编写的快速除法器(8位除以4位)-With the rapid verilog write except machines (eight divided by four)
<pigerzhu> 在 2025-02-25 上传 | 大小:87kb | 下载:0

[VHDL编程EPM7064-SR-Motor

说明:CPLD EPM7064上编的开关磁阻电机换相逻辑-CPLD EPM7064,to control SR motor
<jipanpan> 在 2025-02-25 上传 | 大小:340kb | 下载:0

[VHDL编程test_parallel_dds

说明:提供了DDS模块板的演示程序。该程序能够使模块输出频率为156.25KHz的正弦波。-The control signals of the chip are asserted by the FPGA chip on the // core board completely. If the FPGA chip is configured properly and // there is no wrong connection,
<Owen> 在 2025-02-25 上传 | 大小:423kb | 下载:0

[VHDL编程PLD

说明:介绍了PLD语言和简单的设计。希望对大家有帮助。-PLD language and simple design. We want to help.
<linhuiying> 在 2025-02-25 上传 | 大小:7.02mb | 下载:0

[VHDL编程hamming-code

说明:含有四个模块,分别是(1)16位序列产生与分组模块 (2)编码模块 (3)加错模块 (4)译码与分组串行 -Contains four modules, namely (1) 16 sequence generation and grouping module (2) encoding module (3) wrong module (4) decoding and packet serial
<whywhy> 在 2025-02-25 上传 | 大小:3kb | 下载:0

[VHDL编程clock

说明:电子时钟的verilog代码,非常全的资料,值得一看-the clock of verilog
<肖焕> 在 2025-02-25 上传 | 大小:839kb | 下载:0
« 1 2 ... .49 .50 .51 .52 .53 2754.55 .56 .57 .58 .59 ... 4311 »

源码中国 www.ymcn.org