[VHDL编程] VerilogHDL_advanced_digital_design_code_Ch6

说明：VerilogHDL_advanced_digital_design_code_Ch6 Verilog HDL 高级数字设计源码ch6-Advanced Digital Design VerilogHDL_advanced_digital_design_code_Ch6Verilog HDL source CH6
<lianlianmao> 在 2025-05-01 上传 | 大小：68kb | 下载：0

[VHDL编程] VerilogHDL_advanced_digital_design_code_Ch7

说明：VerilogHDL_advanced_digital_design_code_Ch7 Verilog HDL 高级数字设计 源码ch7-Advanced Digital Design VerilogHDL_advanced_digital_design_code_Ch7Verilog HDL source CH7
<lianlianmao> 在 2025-05-01 上传 | 大小：46kb | 下载：0

[VHDL编程] rs

说明：RS编码，verilog编写，可以自定义多项式，(255,233)和(204,188)均可。-RS coding, verilog prepared, can customize the polynomial, (255,233) and (204188) may.
<sunwind> 在 2025-05-01 上传 | 大小：5kb | 下载：0

[VHDL编程] div

说明：
<horse> 在 2025-05-01 上传 | 大小：1kb | 下载：0

[VHDL编程] veriloggoldenreferenceguide

说明：verilog golden reference guide.pdf
<> 在 2025-05-01 上传 | 大小：201kb | 下载：0

[VHDL编程] geleicounter

说明：开发环境是FPGA开发工具，格雷码计数器的VHDL程序-Development environment is the FPGA development tools, Gray code counter VHDL procedures
<horse> 在 2025-05-01 上传 | 大小：1kb | 下载：0

[VHDL编程] xilinxUSB

说明：XILINX USB程序-XILINX USB program
<> 在 2025-05-01 上传 | 大小：151kb | 下载：0

[VHDL编程] VerilogHDL_advanced_digital_design_code_Ch8

说明：VerilogHDL_advanced_digital_design_code_Ch8 VerilogHDL高级数字设计源码Ch8-Advanced digital design VerilogHDL_advanced_digital_design_code_Ch8VerilogHDL source CH8
<宇飞> 在 2025-05-01 上传 | 大小：29kb | 下载：0

[VHDL编程] VerilogHDL_advanced_digital_design_code_Ch9

说明：VerilogHDL_advanced_digital_design_code_Ch9 VerilogHDL高级数字设计源码Ch9-Advanced digital design VerilogHDL_advanced_digital_design_code_Ch9VerilogHDL source Ch9
<宇飞> 在 2025-05-01 上传 | 大小：66kb | 下载：0

[VHDL编程] VerilogHDL_advanced_digital_design_code_Ch10

说明：VerilogHDL_advanced_digital_design_code_Ch10 VerilogHDL高级数字设计源码Ch10-Advanced digital design VerilogHDL_advanced_digital_design_code_Ch10VerilogHDL source Ch10
<宇飞> 在 2025-05-01 上传 | 大小：52kb | 下载：0

[VHDL编程] VerilogHDL_advanced_digital_design_code_Ch11

说明：VerilogHDL_advanced_digital_design_code_Ch11 VerilogHDL高级数字设计源码Ch-Advanced digital design VerilogHDL_advanced_digital_design_code_Ch11VerilogHDL source Ch
<宇飞> 在 2025-05-01 上传 | 大小：38kb | 下载：0

[VHDL编程] VerilogHDL_advanced_digital_design_code_Clock_gene

说明：VerilogHDL_advanced_digital_design_code_Clock_generator VerilogHDL高级数字设计源码Clock_generator-Advanced digital design VerilogHDL_advanced_digital_design_code_Clock_generatorVerilogHDL source Clock_generator
<宇飞> 在 2025-05-01 上传 | 大小：1kb | 下载：0