[VHDL编程] uartsourcecode

说明：uart的FPGA模块，基于VHDL、verilog语言-the FPGA UART modules, based on VHDL, verilog language
<王辉> 在 2024-11-17 上传 | 大小：287kb | 下载：0

[VHDL编程] vspi

说明：SPI的verilog实现，非常的全面和详细，还带有spi算法的注解！-SPI s Verilog realization, very comprehensive and detailed, but also with the annotation algorithm spi!
<王和国> 在 2024-11-17 上传 | 大小：7kb | 下载：0

[VHDL编程] UART

说明：UART 串口程序，verilog语句，很好的实现了UART的通信功能！-UART serial procedures, verilog statement, very good communication to achieve the UART function!
<王和国> 在 2024-11-17 上传 | 大小：178kb | 下载：0

[VHDL编程] even_odd

说明：VHDL实现的奇偶校验功能模块和一个外设配置寄存器的设计实例。-VHDL achieved parity peripheral function modules and a design example of the configuration register.
<蒋大为> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] adder4

说明：verilog加法器,附加测试文件 可用modelsim 仿真实现-Verilog Adder, additional test file ModelSim simulation can be used to achieve
<luminous> 在 2024-11-17 上传 | 大小：5kb | 下载：2

[VHDL编程] myproject

说明：四位全加器，VHDL语言，max+plusII平台做的-Four full-adder, VHDL language, max+ PlusII platform to do
<邱飞> 在 2024-11-17 上传 | 大小：55kb | 下载：0

[VHDL编程] afifo

说明：
<dq> 在 2024-11-17 上传 | 大小：2kb | 下载：0

[VHDL编程] xia_yuwen_verilog_PPT

说明：北航夏雨闻的Verilong课件，与夏雨闻写的Verilog数字系统设计教程配套-BUAA Xiayu Verilong heard courseware, and Xia Yu Wen wrote Verilog Digital System Design Tutorial support
<xiaotian> 在 2024-11-17 上传 | 大小：502kb | 下载：0

[VHDL编程] generic_fifos.tar

说明：Generic FIFO, writen in verilog hdl
<marco> 在 2024-11-17 上传 | 大小：12kb | 下载：0

[VHDL编程] SMS4_code

说明：用Verilog实现国内第一个商用密码算法SMS4的加密和解密。-Using Verilog to achieve the first commercial cryptographic algorithm for encryption and decryption SMS4.
<闫伟伟> 在 2024-11-17 上传 | 大小：204kb | 下载：0

[VHDL编程] freq_divider

说明：一个简单的分频器代码,可以套用来作其他频率的分频-A simple divider code, can be applied to other frequency sub-band
<刘景轩> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] traffic_lamp

说明：a program about traffic light demo.
<刘景轩> 在 2024-11-17 上传 | 大小：1kb | 下载：0