[VHDL编程] amba_verilog

说明：IC设计相关，arm内的AMBA桥实现的源码，verilog语言实现，-IC design, arm within the realization of the source AMBA bridge, verilog language,
<伊路发> 在 2024-11-17 上传 | 大小：18kb | 下载：1

[VHDL编程] viterbi

说明：介绍了viterbi译码器的编解码器的设计，包括decoder.v,encoder.v.control.v,ram.v等，压缩 包里面有pdf说明-Introduced a viterbi decoder codec design, including decoder.v, encoder.v.control.v, ram.v and so on, there are pdf compression package descr ipti
<yaoyongshi> 在 2024-11-17 上传 | 大小：61kb | 下载：0

[VHDL编程] CIC

说明：介绍了积分梳状滤波器(CIC)设计，压缩包里面有程序的流程图，采用verilogHDL编写，在modelsim上可以实现仿真结果，非常不错-Introduced the integral comb filter (CIC) design, there are procedures for compressed packets flow chart, using verilogHDL prepared on the ModelSim si
<yaoyongshi> 在 2024-11-17 上传 | 大小：150kb | 下载：0

[VHDL编程] CORDIC

说明：介绍了CORDIC数字计算机的设计，采用的是verilogHDL,在modelsim上可以实现仿真验证，压缩包中包含CORDIC的工作结构图，比较详细-Introduced the CORDIC digital computer design, using the verilogHDL, can be achieved on the ModelSim simulation, compressed package that contain
<yaoyongshi> 在 2024-11-17 上传 | 大小：138kb | 下载：0

[VHDL编程] add

说明：介绍了carry_chain_adder，carry_skip_adder,ipple_carry_adder三种常用的加法器，采用verilogHDL语言，利用modelsim软件仿真验证，压缩包中包含有流程图-Introduced carry_chain_adder, carry_skip_adder, ipple_carry_adder three commonly used adder, using verilogHDL lan
<yaoyongshi> 在 2024-11-17 上传 | 大小：364kb | 下载：0

[VHDL编程] divider

说明：介绍了除法器的设计，采用verilogHDL语言，利用modelsim仿真验证，压缩包中包含了流程图-Introduced the divider design, using verilogHDL language, the use of ModelSim simulation, compressed package that contains a flow chart
<yaoyongshi> 在 2024-11-17 上传 | 大小：82kb | 下载：0

[VHDL编程] multiple

说明：介绍了几种常用的乘法器的设计，carry_save_mult，ripple_carry_mult等，压缩包中包含结构流程图，用verilogHDL语言，采用modelsim仿真验证-This paper introduces some commonly used multiplier design, carry_save_mult, ripple_carry_mult such as, compressed package that c
<yaoyongshi> 在 2024-11-17 上传 | 大小：260kb | 下载：0

[VHDL编程] couuseware_Verilog_QingHuaUniversity

说明：次文件乃清华大学的VerilogHDl语言的教学课件，电子专业搞硬件开发的可以参考参考！-Meeting papers were laid on Tsinghua University VerilogHDl language courseware, electronic hardware engage in professional development can refer to reference!
<秦惜惜> 在 2024-11-17 上传 | 大小：111kb | 下载：0

[VHDL编程] sdram_controller

说明：sdram控制器，经过时序仿真，功能正确-SDRAM controller, after timing simulation, the correct function
<雷峰成> 在 2024-11-17 上传 | 大小：31kb | 下载：0

[VHDL编程] source

说明：verilog设计范例，和王金明的verilog书可以配套使用。-Verilog design examples, and Wang Jinming matching of Verilog can be used.
<君懿> 在 2024-11-17 上传 | 大小：38kb | 下载：0

[VHDL编程] add

说明：实现简单十六位加法器及测试程序 的verilog代码-The realization of a simple adder 16 and the test procedure Verilog code
<舒畅> 在 2024-11-17 上传 | 大小：3kb | 下载：0

[VHDL编程] DEF

说明：一个简单的始终触发器的代码 另外包括测试验证程序和输入码数据-Always a simple code triggers the other, including test validation process and input data Code
<舒畅> 在 2024-11-17 上传 | 大小：1kb | 下载：0