资源列表
[VHDL编程] 16DIANTIKONGZHI
说明:16层电梯控制VHDL程序 内含各个模块的程序-16 floors of elevator control program includes modules in VHDL program<李灿> 在 2025-03-16 上传 | 大小:2kb | 下载:0
[VHDL编程] FPGA-and-DSP-based-on-the-Bayer-format-image-pre-p
说明:在图像实时处理的过程中,下层图像预处理的数据量大,运算简单,但是要求运算速率高,可以用FPGA硬件来处理,上层所处理的数据量少,算法结构复杂,适于运算速度快,寻址灵活的DSP数字信号处理器进行处理。该系统充分发挥了FPGA和DSP各自的优势,能更好地提高图像处理的实时性,降低成本。 -Real-time processing in the image process, the lower the amount of data pre<汪江> 在 2025-03-16 上传 | 大小:95kb | 下载:0
[VHDL编程] VerilogHDL
说明:Verilog HDL的基本语法 Verilog HDL的基本语法-Verilog HDL<林海> 在 2025-03-16 上传 | 大小:363kb | 下载:0
[VHDL编程] Turbodecoders
说明:it consist of decoding of turbodecoders<manu> 在 2025-03-16 上传 | 大小:396kb | 下载:0
[VHDL编程] usb1.1
说明:USB 1.1的verilog代码,已通过fpga 程序源代码内容-Verilog code for USB 1.1, has passed through the contents of the source code fpga<huipengliu> 在 2025-03-16 上传 | 大小:62kb | 下载:0
[VHDL编程] bookForEDA
说明:EDA实验中的实验指导书,包含常见的几个实验,硬件、vhdl-book form eda/vhdl<李寡妇> 在 2025-03-16 上传 | 大小:216kb | 下载:0
[VHDL编程] code
说明:clk_sys为输入时钟,rst为复位信号,clk_out为输出分频时钟,div_num为分频数目。多少分频就把div_num赋多少值。-awet.etr.ert.ewtewjtr eqtr ert ert ewr erwrt ewrt ret5 asd er.<happybrave> 在 2025-03-16 上传 | 大小:1kb | 下载:0