资源列表
[VHDL编程] sdsdsd
说明:Cpu 8bit. Vorks good. Taking all instructions, sdo OR Xor and athor... Is registers<kaktusasturbo> 在 2025-03-15 上传 | 大小:8kb | 下载:1
[VHDL编程] turbo_encoder
说明:在赛灵思的FPGA上实现turbo码的编码程序,使用Verilog语言实现。-Implemented on Xilinx FPGA in the turbo coding principle, the use of Verilog language.<黄一> 在 2025-03-15 上传 | 大小:24kb | 下载:0
[VHDL编程] shift_register
说明:It is noise generator.it is a linear feedback 16 shift-registe where the bits 15,14,12,3 are fed back via xor gates.make random signal close to real noise<sa> 在 2025-03-15 上传 | 大小:471kb | 下载:0
[VHDL编程] seven_segment
说明:It is seven segment decoder and display hexadecimal digits, and for wirting with vhdl use PACKAGE-It is seven segment decoder and display hexadecimal digits, and for wirting with vhdl use PACKAGE...<sa> 在 2025-03-15 上传 | 大小:331kb | 下载:0
[VHDL编程] FinitStateMashine
说明:implement finit state machine for finding "1010" pattern in a bit stream,there might be several after each other and also use one-hot state in modelsim<sa> 在 2025-03-15 上传 | 大小:373kb | 下载:0
[VHDL编程] shuzimiaobiao
说明:秒表设计中的分块模块的设计,运用VHDL语言编写-Stopwatch design block module design, the use of VHDL language<林泽宇> 在 2025-03-15 上传 | 大小:75kb | 下载:0