资源列表
[VHDL编程] Altera_DDR_controller_core
说明:Altera DDR SDRAM控制器完整Verilog代码包,包括Verilog源代码,Doc说明文档,仿真DDR芯片模型,仿真testbench等-Altera DDR SDRAM Controller. Verilog source codes, descr iption documents, DDR verilog model and simulation testbench are all included.<沈志> 在 2025-03-15 上传 | 大小:735kb | 下载:0