资源列表

« 1 2 ... .61 .62 .63 .64 .65 1666.67 .68 .69 .70 .71 ... 4311 »

[VHDL编程amplitude-measuring

说明:通过AD采样测量幅值,并通过平均运算后输出到数码管显示-Measured by sampling the amplitude of AD, and after the operation by the average output to digital display
<ljx> 在 2025-03-16 上传 | 大小:1.18mb | 下载:0

[VHDL编程frequency-measuring

说明:通过AD采样测量频率,输出到数码管显示,测量低频效果并不好-Measured by AD sampling frequency, the output to a digital display, measuring low-frequency effect is not good
<ljx> 在 2025-03-16 上传 | 大小:327kb | 下载:0

[VHDL编程Verilog

说明:学习FPGA verilog 最快的电子书-verilog easy
<蔡起超> 在 2025-03-16 上传 | 大小:2.79mb | 下载:0

[VHDL编程lcd_control2

说明:这个是LCD的vierlog控制器的设计程序,比较通用,-This is the vierlog LCD controller design procedure is relatively common,
<洪依> 在 2025-03-16 上传 | 大小:458kb | 下载:0

[VHDL编程dianji

说明:电机的FPGA控制,是基于Verilog的。非常简单,传统的三相控制。-FPGA motor control is based on Verilog' s. Very simple, traditional three-phase control.
<洪依> 在 2025-03-16 上传 | 大小:575kb | 下载:0

[VHDL编程22_multi_speed_filter

说明:基于FPGA的多速率滤波器的设计,verilog设计的,QII开发环境-FPGA-based multi-rate filter design, verilog design, QII development environment
<洪依> 在 2025-03-16 上传 | 大小:1.51mb | 下载:0

[VHDL编程ps2_complex

说明:基于verilog的PS口控制程序,比较经典的代码。非常简单-The PS-based verilog port control procedures, more classic code. Very simple. .
<洪依> 在 2025-03-16 上传 | 大小:575kb | 下载:0

[VHDL编程new_128HZ

说明:基于vierlog+maxplusII的频率合成器的设计与实现。比较好的代码。-Vierlog+ maxplusII based frequency synthesizer design and implementation. Better code.
<洪依> 在 2025-03-16 上传 | 大小:934kb | 下载:0

[VHDL编程cordic

说明:cordic的verilog设计,qII实现,比较简单,讲诉了算法的实现过程。-cordic the verilog design, qII implementation, relatively simple complaints about the implementation process of the algorithm.
<洪依> 在 2025-03-16 上传 | 大小:1.65mb | 下载:0

[VHDL编程shijianzhong

说明:时间钟是设计,主要实现时间的计算和整点报时-goole good
<> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程dpram_anu

说明:true dpram with using shared variable
<anu> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程VGA_Pattern

说明:FPGA用于控制VGA数模转换芯片ADV7123的Verilog控制代码;实现了VGA的显示时序,输出包括vga_hs,vga_vs,vga_clk,vga_blank,vga_sync,vga_R,vga_G,vga_B-The verilog code for control ADV7123 with FPGA.
<GC> 在 2025-03-16 上传 | 大小:112kb | 下载:0
« 1 2 ... .61 .62 .63 .64 .65 1666.67 .68 .69 .70 .71 ... 4311 »

源码中国 www.ymcn.org