资源列表

« 1 2 ... .71 .72 .73 .74 .75 976.77 .78 .79 .80 .81 ... 4311 »

[VHDL编程tswc_state

说明:XILINX SPORTAN3 实现状态机功能,状态切换,可以改变状态切换的时间。 -XILINX SPORTAN3 implement state machine function, state switch, the switching time may be changed.
<TSWC> 在 2025-02-07 上传 | 大小:1.23mb | 下载:0

[VHDL编程weiji

说明:基于FPGA的UART设计,fpga简单的波特率发生器设计-FPGA-based UART design, fpga design simple baud rate generator
<孟一> 在 2025-02-07 上传 | 大小:1kb | 下载:0

[VHDL编程FPGA6_LCDaUART

说明:基于FPGA Verilog LCD显示串口数据-Based on the FPGA Verilog LCD display serial data
<宋贵来> 在 2025-02-07 上传 | 大小:1.35mb | 下载:0

[VHDL编程FPGA7_UART

说明:基于FPGA Verilog UART接口数据传输-Based on the FPGA Verilog UART interface data transfer
<宋贵来> 在 2025-02-07 上传 | 大小:842kb | 下载:0

[VHDL编程FPGA9_VGAaUART

说明:基于FPGA Verilog VGA 显示 UART 数据-Based on the FPGA Verilog VGA display UART data
<宋贵来> 在 2025-02-07 上传 | 大小:914kb | 下载:0

[VHDL编程FPGA11_DAC

说明:基于FPGA Verilog 按键调节DAC-Based on the FPGA Verilog buttons adjust the DAC
<宋贵来> 在 2025-02-07 上传 | 大小:4.54mb | 下载:0

[VHDL编程FPGA12_I2C

说明:基于FPGA Verilog I2C 接口通讯-Based on the FPGA Verilog I2C interface communication
<宋贵来> 在 2025-02-07 上传 | 大小:3.04mb | 下载:0

[VHDL编程FPGA13_SDRAM

说明:基于FPGA Verilog SDRAM 单字通讯-Based on the FPGA Verilog SDRAM words communication
<宋贵来> 在 2025-02-07 上传 | 大小:2.46mb | 下载:0

[VHDL编程edge_catch

说明:信号去抖动处理程序,通常在时钟沿到来时,信号出现不稳定,这个程序可以处理-signal process jitter
<ouyangxishu> 在 2025-02-07 上传 | 大小:1kb | 下载:0

[VHDL编程FPGA

说明:FPGA开发技术相关资料,可以提供给新手,中手用来进行相关内容的加深学习。-FPGA development technology-related information can be provided to the novice, the hand used to deepen the study of relevant content.
<Dongbing> 在 2025-02-07 上传 | 大小:2mb | 下载:0

[VHDL编程Regfile

说明:利用Xilinx ISE14.3,用Verilog HDL 语言编写的计算器与寄存器堆程序,在Spartan Ⅲ板上调试通过。-Use Xilinx ISE14.3, using Verilog HDL language of computers and register file program, Spartan Ⅲ board through debugging.
<张宇轩> 在 2025-02-07 上传 | 大小:1.1mb | 下载:0

[VHDL编程multi_cpu

说明:用xilinx ISE 14.3开发的多周期CPU系统,开发语言为verilog HDL.仿真调试与实际测试均已通过-Using xilinx ISE 14.3 development of multi-cycle CPU system, development language for verilog HDL. Simulation debugging and practical tests have passed
<张宇轩> 在 2025-02-07 上传 | 大小:2.13mb | 下载:0
« 1 2 ... .71 .72 .73 .74 .75 976.77 .78 .79 .80 .81 ... 4311 »

源码中国 www.ymcn.org