[VHDL编程] example7

说明：基于NIOSI II 的UART的使用 希望对大家有用啊！！！欢迎下载啊-It s a NIOS II code for UART
<tom> 在 2025-02-07 上传 | 大小：4.53mb | 下载：0

[VHDL编程] ds18b20

说明：这是基于NIOS II的 DS18B20 的源码，绝对可用本人已经调试成功，希望对大家有-It s a DS18B20 code for nios ii.
<tom> 在 2025-02-07 上传 | 大小：1.6mb | 下载：0

[VHDL编程] example17

说明：这是一个基于NIOS II的波形产生器的设计其用到了一些DA ,AD内容希望对大家有用-It s a code for wave genenater
<tom> 在 2025-02-07 上传 | 大小：1.6mb | 下载：0

[VHDL编程] ds_K9F2G08U0A

说明：K9F2G08UXA 256M x 8 Bit NAND Flash Memory
<namo> 在 2025-02-07 上传 | 大小：866kb | 下载：0

[VHDL编程] pci_bridge

说明：基于WISHBONE的pci桥实现，包括功能模块和测试模块-Based on the pci bridge WISHBONE implementation, including functional modules and test modules
<敬笑> 在 2025-02-07 上传 | 大小：2.25mb | 下载：0

[VHDL编程] 3

说明：利用vhdl语言编写的译码器程序，采用两种不同方式-The use of language decoder vhdl program, using two different ways
<lien chen> 在 2025-02-07 上传 | 大小：66kb | 下载：0

[VHDL编程] Chapter6-9

说明：第六章到第九章的代码 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模
<xiao> 在 2025-02-07 上传 | 大小：5.99mb | 下载：0

[VHDL编程] Chapter10

说明：第十章的代码。 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加
<xiao> 在 2025-02-07 上传 | 大小：6.55mb | 下载：0

[VHDL编程] Chapter11-13

说明：第十一章到第十三章的代码 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压
<xiao> 在 2025-02-07 上传 | 大小：4.85mb | 下载：0

[VHDL编程] VerilogHDLHuaweiTutorial

说明：可编程逻辑门序列FPGA的最基本教程，华为内部资料，初学者很容易上手-some examples about FPGA，It is very easy to use for everyone！
<> 在 2025-02-07 上传 | 大小：313kb | 下载：0

[VHDL编程] if

说明：5级流水线的取址阶段，自己编的，可以用-Five pipeline stages to take the site himself compiled, you can use
<赵元杰> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] id

说明：用vhdl写的流水线译码阶段，绝对好用-Written in line with the vhdl decoding stage, absolutely easy to use
<fgs> 在 2025-02-07 上传 | 大小：11kb | 下载：0