资源列表
[VHDL编程] data_scramble
说明：用verilog 语言编译数字通信中的符号扰码，预防长1或长0的出现-a great complied code of data sramble for OFDM<罗月> 在 2025-02-07 上传 | 大小：1kb | 下载：0
[VHDL编程] FPGA--AD9854
说明：使用FPGA 技术来实现控制AD9854产生各种波形。-Using FPGA technology to achieve control AD9854 generate various waveforms.<郭> 在 2025-02-07 上传 | 大小：4.1mb | 下载：1
[VHDL编程] Freq_Count_Test-8.15
说明：Verlag代码，频率计，计算输入触发信号的频率，频率=工作时钟/计数结果。-Verlag code, frequency meter, calculate the input trigger signal frequency, frequency = operating clock/count the results.<Kg5> 在 2025-02-07 上传 | 大小：4.38mb | 下载：0
[VHDL编程] moshuzhuanhuan1111
说明：模数转换，将8路并行的数据缓存在FIFO中，再输出。通过时序控制A/D芯片的采集速度，和ARM板的接收速度。-Analog-to-digital conversion, eight road parallel data cached in FIFO, and output. By sequential control of A/D chip acquisition speed, and ARM board receives the sp<夏天翔> 在 2025-02-07 上传 | 大小：851kb | 下载：0
[VHDL编程] WISHBONE_conmax
说明：很详细的wishbone总线学习借鉴代码和文档-Very detailed wishbone bus to learn from the code and documentation<haizi> 在 2025-02-07 上传 | 大小：651kb | 下载：0
[VHDL编程] counter_99
说明：XINLIX soprtan3 源码，实现计数器功能，可加减计数并在数码管上显示，可调节计数间隔。-XINLIX soprtan3 source code to achieve the counter function, counting and addition and subtraction on the digital display, adjustable counting interval.<TSWC> 在 2025-02-07 上传 | 大小：861kb | 下载：0
[VHDL编程] output_10014537
说明：XINLIX SPORTAN3 FPGA 可在数码管上显示滚动的数字，可自由设置，程序设计时钟分频等-XINLIX SPORTAN3 FPGA in the digital tube display scroll figures can be set free, program design clock divider, etc.<TSWC> 在 2025-02-07 上传 | 大小：1.25mb | 下载：0