[VHDL编程] pwm_simple

说明：一个非常容量理解的PWM模块，采用了计数器的原理设计，可以用来扩展-A great capacity to understand the PWM module, using a counter design principle, can be used to extend
<l> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] mul24_out48

说明：24位数据和24数据相乘得到28位结果。注重面积的优化，采用时钟循环加减的做法。-24-bit data and 24 data obtained by multiplying 28 results. Focus on the area of ​ ​ optimization, the use of the clock cycle subtraction approach.
<l> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] infrared_carrier

说明： 红外载波的发送模块，可以用于载波产生，设计很简单，容易看懂。-IR carrier transmission module can be used for carrier generation, the design is very simple, easy to understand.
<l> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] infrared_receive

说明： 红外接收处理，根据外部波形记录波形的高低电平时间，从而得到波形数据。-Infrared receiver processing, according to the external waveform waveform record high and low times, resulting waveform data.
<l> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] DDR2_3(codePdoc)

说明：DDR2/3控制器的IP核及详细说明文档-DDR2/3 controller IP core and detailed documentation
<杀毒风扇皮带> 在 2025-02-07 上传 | 大小：618kb | 下载：0

[VHDL编程] fpga2dsp

说明：Altera Stratix II FPGA与TS201 DSP通过链路口通信的程序-Altera Stratix II FPGA and TS201 DSP through a chain junction communication procedures
<路永轲> 在 2025-02-07 上传 | 大小：6.23mb | 下载：0

[VHDL编程] fpga_ver

说明：Altera StratixII FPGA与DSP TS201实现总线通信的程序，Verilog实现-Altera StratixII FPGA and DSP TS201 implement the bus communication procedures, Verilog realization
<路永轲> 在 2025-02-07 上传 | 大小：7.69mb | 下载：0

[VHDL编程] How-to-write-state-machine

说明：怎样写好状态机，很有启示的一篇文章,看了感觉不错-How to write state machine, very enlightening article
<lyz> 在 2025-02-07 上传 | 大小：259kb | 下载：0

[VHDL编程] AD9648_ver

说明：FPGA通过SPI总线配置AD采集芯片AD9648的程序，Verilog实现 -FPGA configuration via SPI bus chip AD9648 AD acquisition procedures, Verilog realization
<路永轲> 在 2025-02-07 上传 | 大小：1.85mb | 下载：1

[VHDL编程] USB_fpga

说明：FPGA与USB PHY芯片Cy7c68013A通信的程序，Verilog语言-FPGA and USB PHY chip Cy7c68013A communication procedures, Verilog language
<路永轲> 在 2025-02-07 上传 | 大小：4.17mb | 下载：0

[VHDL编程] LPC-program-CPLD

说明：使用quartus开发。该程序通过VHDL语言实现了LPC时序。控制了2个LED数码管，通过读取LPC总线的上BIOS的数据，实现了计算机排故的POST卡功能。-Use quartus development. The program through the VHDL language to achieve a LPC timing. Control of the two LED digital tube, by reading the
<赵> 在 2025-02-07 上传 | 大小：297kb | 下载：0

[VHDL编程] code1

说明：实现50MHz时钟分频，点亮fpga开发板的led灯，并且让数码管动态显示电子计时-Implementation of 50MHz clock frequency, the LED lights FPGA development board, and make digital tube dynamic display of electronic timing
<hanchangli> 在 2025-02-07 上传 | 大小：1kb | 下载：0