[VHDL编程] decode

说明：使用FSM控制，完成32位数据的decode，对DATA_PATH进行监测，Load Return addr from Stack into PC-Using FSM control, complete 32-bit data decode, for DATA_PATH monitoring, Load Return addr from Stack into PC
<申离壁> 在 2025-02-07 上传 | 大小：5kb | 下载：0

[VHDL编程] stoto

说明：通过选通可以分别实现四个5位数据的简单逻辑运算和数学运算-Gating can be achieved through four five data were simple logic operations and math
<申离壁> 在 2025-02-07 上传 | 大小：6kb | 下载：0

[VHDL编程] bhsvhdl

说明：I uploaded vhdl progrgrams on AND gate, JK flip flop,OR gate, Xor gate
<Bhaswati Mandal> 在 2025-02-07 上传 | 大小：2kb | 下载：0

[VHDL编程] eth

说明：用数字逻辑语言描述以太网，百兆以太网MAC和MII的verilog源码-With digital logic language to describe Ethernet
<胡封> 在 2025-02-07 上传 | 大小：121kb | 下载：0

[VHDL编程] LED_Test

说明：利用VerilogHDL在quartus ii下编写的简易流水灯实验，采用的是顺序执行的方式！-Use in quartus ii VerilogHDL summary prepared under light water experiment, using sequential way!
<guojunwen> 在 2025-02-07 上传 | 大小：402kb | 下载：0

[VHDL编程] DDR3-SDRAM-Controller

说明：DDR3的控制器（并带有Testbench），可烧录到FPGA中对内存进行读写，相关技术人员可在该代码上修改用于其他场合-DDR3 controller (with an Testbench), the FPGA can be burned to the memory read and write, the relevant technical staff can modify the code to be used on other
<杨凯> 在 2025-02-07 上传 | 大小：237kb | 下载：0

[VHDL编程] mini_aes_latest.tar

说明：It is minimal version of AES verilog implementation. It is really simple and easy to understaning.. works well manual included. Enjoy!
<Ho Joon Lee> 在 2025-02-07 上传 | 大小：502kb | 下载：0

[VHDL编程] v6Integrated-Block-for-PCIE-UG

说明：赛灵思官方公布的PCIE集成端点核设计用户指导，是FPGA从业者的好帮手-Xilinx Integrated Endpoint official PCIE core design user guide, is a good helper for FPGA practitioners
<yh> 在 2025-02-07 上传 | 大小：5.48mb | 下载：0

[VHDL编程] EDK-preliminary-guidelines-for-use

说明：EDK初步开发使用指南，对于初学者是很好的学习资料-Initial development EDK user guide, for beginners is a good learning materials
<yh> 在 2025-02-07 上传 | 大小：9kb | 下载：0

[VHDL编程] The-use-of-under-the-EDK-chipscope

说明：EDK下chipscope的使用，可以实时监控设计中的信号变化-EDK under chipscope use of real-time monitoring can change the design of the signal
<yh> 在 2025-02-07 上传 | 大小：415kb | 下载：0

[VHDL编程] ISE-and-Modelsim-simulation

说明：ISE和Modelsim联合仿真指导材料，适合初学者看-ISE and Modelsim co-simulation guidance material, suitable for beginners
<fxx> 在 2025-02-07 上传 | 大小：3.19mb | 下载：0

[VHDL编程] verilogiic1121

说明：一个基于verilog的iic协议的控制器，用状态机结构编写，可以将数据写入eeprom中，再读出来。-A protocol based on verilog for iic controller state machine structure with writing, data can be written to the eeprom, reading them out.
<陈栋磊> 在 2025-02-07 上传 | 大小：130kb | 下载：0