资源列表
[VHDL编程] prefixadder
说明:prefix adder for addition of 2 inputs<neha> 在 2025-01-24 上传 | 大小:507kb | 下载:0
[VHDL编程] counterbasedDPWM_D
说明:基于计数器的数字脉宽信号调制,用于电力电子设备pwm信号的产生-counter based digital puls width modulator<Arclank> 在 2025-01-24 上传 | 大小:366kb | 下载:0
[VHDL编程] delayline_b
说明:基于延迟线的数字脉冲宽度调制,用于电力电子设备的触发信号产生-puls wide modulator based on delayline<Arclank> 在 2025-01-24 上传 | 大小:92kb | 下载:0
[VHDL编程] DSP_Builder
说明:DSP Bulider入门资料。适合初学者入手-the DATA of TI dsp bulider ,this manul can use for primier hander,and you can master dsp bulider fasterly<吕攀攀> 在 2025-01-24 上传 | 大小:711kb | 下载:0
[VHDL编程] The-design-of-the-38-decoder
说明:三八译码器的构成、原理与设计方法 VHDL语言的设计技巧-The design of the 38 decoder<王程序> 在 2025-01-24 上传 | 大小:51kb | 下载:0
[VHDL编程] The-state-machine
说明:状态机实现序列检测器的设计,并对其进行仿真和硬件测试-The state machine implementation, the design of sequential detector and carries on the simulation and hardware test<王程序> 在 2025-01-24 上传 | 大小:16kb | 下载:0
[VHDL编程] openfire_core_latest.tar
说明:openfire实现 microblaze机构的cpu代码,RISC CPU 的Verilog 设计源码,可综合。内含详细的设计文挡-openfire complete microblaze architecture cpu,RISC CPU Verilog sourcecode and documents<将> 在 2025-01-24 上传 | 大小:37kb | 下载:0
[VHDL编程] conv-std-logic
说明:This the code for convert binary number to integer number using std logic vector function. -This is the code for convert binary number to integer number using std logic vector function.<backialakshmi> 在 2025-01-24 上传 | 大小:7kb | 下载:0