资源列表

« 1 2 ... .94 .95 .96 .97 .98 599.00 .01 .02 .03 .04 ... 4311 »

[VHDL编程FPGA-basedhigh-performance32-bitfloating-pointnucl

说明:基于FPGA的高性能32位浮点FFTIP核的开发,适合fpga工程技术人员参考-FPGA-based high-performance 32-bit floating-point nuclear FFTIP development, engineering and technical personnel for reference fpga
<bonjour> 在 2025-01-24 上传 | 大小:7.16mb | 下载:0

[VHDL编程VerilogHDL

说明:VERILOG HDL 华为公司的入门教程 内部资料,很有启发-VERILOG HDL Tutorial Huawei s internal information, very enlightening
<马寅> 在 2025-01-24 上传 | 大小:257kb | 下载:0

[VHDL编程2008lectureFPGA

说明:FPGA讲义适合中等以上读者,主要是FPGA的一些高级应用-FPGA notes for readers more than moderate, mainly a number of advanced applications FPGA
<龙牙突> 在 2025-01-24 上传 | 大小:4.69mb | 下载:0

[VHDL编程FPGA_Examples

说明:《FPGA嵌入式应用系统开发典型实例》-书的光盘资料,该资料是用VHDL语言编写,作者:叶淦华-" FPGA embedded applications typical example of system development" - the book' s CD-ROM, the information is written in VHDL, the author:叶淦China
<LDP> 在 2025-01-24 上传 | 大小:7.76mb | 下载:0

[VHDL编程state2

说明:用状态机实现密码锁State machine used to achieve code lock-State machine used to achieve code lock
<amy> 在 2025-01-24 上传 | 大小:1.05mb | 下载:0

[VHDL编程8caideng

说明:试设计一种彩灯控制器控制8盏灯。该彩灯控制器有4种自动切换的花样。第一种花样为彩灯从右到左,然后从左到右逐次点亮,全灭全亮;第二种花样为彩灯两边同时亮一个逐次向中间移动再散开;第三种花样为彩灯两边同时亮两个逐次向中间移动再散开;第四种花样为彩灯两边同时亮三个,然后四亮四灭,四灭四亮,最后一灭一亮。四个花样自动变换,重复以上过程。输入时钟频率为500Hz,灯亮的时间在1—4秒之间,可以自由控制。电路中以“1”代表灯亮,以“0”代表灯灭。-
<liruigang> 在 2025-01-24 上传 | 大小:1kb | 下载:0

[VHDL编程CPLD

说明:摘要:本文主要介绍以CPLD 芯片进行十字路口的交通灯的设计,用CPLD 作为交通灯控制器的主控芯片,采用VHDL 语言编写控制程序,利用CPLD的可重复编程和在动态系统重构的特性,大大地提高了数字系统设计的灵活性和通用性。 关键词:CPLD;VHDL;交通灯控制器 中图分类号:TP39 Abstract :This paper introduces the electronic-traffic lamp, which
<jimmy> 在 2025-01-24 上传 | 大小:34kb | 下载:0

[VHDL编程clock

说明:FPGA的时钟设计,源代码,很有参考价值,希望对学习FPGA设计的朋友有参考意义.-FPGA clock design, source code, a good reference, would like to learn FPGA reference design meaning friends.
<> 在 2025-01-24 上传 | 大小:21kb | 下载:0

[VHDL编程plj

说明:数字频率计 FPGA 用verilog语言编写-Digital Cymometer verilog language used FPGA
<guhaitao> 在 2025-01-24 上传 | 大小:288kb | 下载:0

[VHDL编程FIFO_Design

说明:一种基于格雷码的异步FIFO设计与实现,8*8位的fifo VHDL 源码-Gray-code based on the Asynchronous FIFO Design and Implementation
<qwe> 在 2025-01-24 上传 | 大小:88kb | 下载:0

[VHDL编程Verilog_HDL_progamming

说明:Verilog-HDL程序设计实用教程收集,内容丰富,设计技巧多样。-Verilog-HDL Design Tutorial practical collection, rich in content and variety of design skills.
<liuxing> 在 2025-01-24 上传 | 大小:38.72mb | 下载:0

[VHDL编程VHDL-Cookbook

说明:The VHDL book http://www.onlinefreeebooks.net/engineering-ebooks/electrical-engineering/the-vhdl-cookbook-pdf.html
<mamosh> 在 2025-01-24 上传 | 大小:234kb | 下载:0
« 1 2 ... .94 .95 .96 .97 .98 599.00 .01 .02 .03 .04 ... 4311 »

源码中国 www.ymcn.org