[VHDL编程] chuzuchejijiaqi

说明：出租车计价器，按键切换显示金额，里程和车速-Taximeter, key switch shows the amount of mileage and speed
<daojixiedai> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] crc_32_8_fsm

说明：循环校验码编码，并行编码，通过了FPGA测试验证-crc_encode, parallel coding, verified by FPGA
<天之痕> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] Lcd

说明：VHDL资料 很不错的-VHDL
<Swift> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] distributivealgorithm

说明：this files having verilog distributive arithmetic operations
<Ibrahim> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] dacconf

说明：通信中常用的AD9857芯片的FPGA配置源码VERILOG实现-Communications commonly used in the AD9857 chip FPGA realization of VERILOG source configuration
< 王王> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] clk_div

说明：Clock devider in VHDL code
<Haitham> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] reset_gen

说明：reset generation to avoid asynch reset
<Haitham> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] fifo_test.v.tar

说明：code for implementing high speed fifo for apturing data from fpga-code for for implementing high speed fifo for apturing data from fpga
<Vikas> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] cordic

说明：基于cordic算法的正余弦信号发生器，通过编译仿真-Cordic algorithm is based on the cosine signal generator, through the compiled simulation
<远 额> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] MyFilter

说明：FPGA实现数字滤波器，用VHDL语言实现的直接1型FIR滤波器，具有较好的参考价值。-FPGA realization of digital filters using VHDL language to achieve the direct FIR filter type 1, has a good reference value.
<胡佳> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] transfer

说明：基于CPLD的PWM波形的发生器，编程语言为verilog,开发环境为QuartusII.-The CPLD-based PWM waveform generator, the programming language to verilog, development environment for QuartusII.
<ouyangyajuan> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] TLC

说明：用VHDL语言写的交通灯控制器，希望对大家有所帮助。-VHDL language with the traffic light controller, you would like to help.
<zdh> 在 2025-01-24 上传 | 大小：2kb | 下载：0