资源列表

« 1 2 ... .98 .99 .00 .01 .02 603.04 .05 .06 .07 .08 ... 4311 »

[VHDL编程trafficlights

说明:Verilog实现的交通灯功能工程 在Quartus环境-traffic lights of Verilog
<seven> 在 2025-01-24 上传 | 大小:1.34mb | 下载:0

[VHDL编程code

说明:this code for assessment
<bhuvaneshwari> 在 2025-01-24 上传 | 大小:97kb | 下载:0

[VHDL编程the-basic-presentation-of-VerilogHDL

说明:VerilogHDL扫盲文介绍Verilog的基础知识-the basic presentation of VerilogHDL
<陈忠昌> 在 2025-01-24 上传 | 大小:3.18mb | 下载:0

[VHDL编程AXI_VIP

说明:axi vip code used in almost all the interface projects in the soc and verification environments in arm processors
<Naveen Kumar> 在 2025-01-24 上传 | 大小:39kb | 下载:0

[VHDL编程AHB_UVC_and_AHB_IC_Verificat

说明:ahb uvc is an on chip communication protocol for high speed integration and low power utilities performance protocols widely used in all vip applications
<naveen kumar> 在 2025-01-24 上传 | 大小:75kb | 下载:0

[VHDL编程DeMUX_1X8

说明:Verilog code for 1X8 multiplexer
<Rajesh> 在 2025-01-24 上传 | 大小:29kb | 下载:0

[VHDL编程Encoder_8X3

说明:verilog code of 8X3 Encoder.
<Rajesh> 在 2025-01-24 上传 | 大小:31kb | 下载:0

[VHDL编程MUX_8X1

说明:Verilog code for 8X1 Multiplexer
<Rajesh> 在 2025-01-24 上传 | 大小:371kb | 下载:0

[VHDL编程PWM

说明:此程序利用FPGA芯片的内部时钟,根据输入信号,产生占空比可调的方波信号。-This program uses the FPGA chip s internal clock, according to the input signal to generate variable duty cycle square wave signal.
<lmy> 在 2025-01-24 上传 | 大小:1kb | 下载:0

[VHDL编程UART_FPGA

说明:此vhdl程序实现了在FPGA上构建UART通信串口。分为两部分,UART的发送端transfer和接收端receiver。需要外部根据需求提供波特率时钟。-This program implements the building vhdl UART serial interface on the FPGA. Divided into two parts, UART transfer sender and receiver receiv
<lmy> 在 2025-01-24 上传 | 大小:4kb | 下载:0

[VHDL编程LSP

说明:THIS CODE IS FOR COMPUTING LSP USING HARDWARE REALIZATION IN TERMS OF MUX AND FF.
<kirubadoni> 在 2025-01-24 上传 | 大小:11kb | 下载:0

[VHDL编程LSP-NEW

说明:THIS FOR UPDATING CODE FOR LSP.-THIS IS FOR UPDATING CODE FOR LSP.
<kirubadoni> 在 2025-01-24 上传 | 大小:9kb | 下载:0
« 1 2 ... .98 .99 .00 .01 .02 603.04 .05 .06 .07 .08 ... 4311 »

源码中国 www.ymcn.org