[VHDL编程] FPGA_CLK

说明： FPGA时钟分频的源代码，已经测试通过！-FPGA clock divider source code, has been tested!
<dagegegoni> 在 2025-01-24 上传 | 大小：374kb | 下载：0

[VHDL编程] FPGA_UART

说明：在Verilog环境下，实现多个串口的功能，支持波特率，数据位，停止位可设。-In Verilog environment, to achieve multiple serial ports, support for baud rate, data bits, stop bits can be set.
<yuanzhl> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] shuzizhong

说明：我做的是基于fpga的一个数字钟的设计用的是xilinx ise开发环境-What I do is design a digital clock based fpga xilinx ise with the development environment
<王祥祥> 在 2025-01-24 上传 | 大小：679kb | 下载：0

[VHDL编程] MID_FILTER

说明：中值滤波算法的verilog实现，可用于相关算法在基于FPGA的嵌入式图像处理系统中。-Median filtering algorithm verilog realization available FPGA-based embedded image processing system.
<shimmy_lee> 在 2025-01-24 上传 | 大小：1.63mb | 下载：0

[VHDL编程] PHY_MDIO

说明：光纤模块实现点对点通信，千兆网传输，基于FPGA，采用Verilog语言进行编程，实现千兆网模块的高速传输-Fiber-point communication module, Gigabit Ethernet transmission, based on FPGA, using Verilog language programming, high-speed transmission of Gigabit Ethernet Module
<Grace> 在 2025-01-24 上传 | 大小：1.06mb | 下载：0

[VHDL编程] FPGA_CODE-AD7765

说明：该资料基于FPGA，采用verilog语言，完成AD7765芯片的模数转换，AD7765可实现24位精度的高速采集，在出自信号处理中占有重要的地位-The information on FPGA, using verilog language, complete chip AD7765 analog-to-digital conversion, AD7765 can achieve 24-bit precision high-speed
<Grace> 在 2025-01-24 上传 | 大小：1.3mb | 下载：0

[VHDL编程] CY7C68013A_board_test

说明：该资料基于FPGA实现USB2.0的高速传输，即CY7C68013A芯片的数据传输，包括FPGA与上位机之间数据的相互传输，CY7C68013A的传输速率最高可达480M/S。-The FPGA-based high-speed data transmission USB2.0, that CY7C68013A chip data transmission, including the mutual transmission of da
<Grace> 在 2025-01-24 上传 | 大小：271kb | 下载：0

[VHDL编程] ALINX9226_406

说明：采用了两片 ADI 公司的 AD9226， 此芯片是一款单芯片、 12 位、 65 MSPS 模数转换器（ ADC），采用单电源供电，它数据速率达 65 MSPS。该资料基于fpga采用verilog语言实现编程。-Using two ADI' s AD9226, this chip is a single chip, 12, 65 MSPS ADC (ADC), a single power supply, which spee
<Grace> 在 2025-01-24 上传 | 大小：8.72mb | 下载：0

[VHDL编程] BCD_7SegFPGA

说明：Implement a generic converter BCD to Display 7 segment in a FPGA
<avalanch> 在 2025-01-24 上传 | 大小：1.45mb | 下载：0

[VHDL编程] ConterFPGA

说明：Implementing a Generic Conter in VHDL - FPGA
<avalanch> 在 2025-01-24 上传 | 大小：53kb | 下载：0

[VHDL编程] chuanbing

说明：FPGA里关于串并转化的一些思路和相关的代码，供大家分享。-Some thoughts on the FPGA serial conversion and related code, for everyone to share.
<niu> 在 2025-01-24 上传 | 大小：123kb | 下载：0

[VHDL编程] Ex_1

说明：A VHDL ABOUT ANALOG TO DIGITAL CONVERT.
<Ye> 在 2025-01-24 上传 | 大小：3kb | 下载：0