[VHDL编程] ug_fifo

说明：可综合的FIFO存储器，全部在一个压缩包中，测试过，可以使用．-be integrated FIFO memory, all in a compressed package, tested, can be used.
<藏瑞> 在 2024-11-13 上传 | 大小：496kb | 下载：0

[VHDL编程] CRC-Verilog

说明：此是进行循环冗余效验的Verilog编码，适合多种标准，如CRC16-this Cyclic Redundancy is well-tested Verilog code for a variety of criteria, such as CYXLIC REDUNDANCY
<藏瑞> 在 2024-11-13 上传 | 大小：3kb | 下载：0

[VHDL编程] samll

说明：这是一组Verilog的代码小程序，适合新手练习使用．-This is a group of small Verilog code procedures for the use of novice practitioners.
<藏瑞> 在 2024-11-13 上传 | 大小：9kb | 下载：0

[VHDL编程] DE2_D5M

说明：在Quartus ii 10.0的环境下，实现了从D5M摄像头中读取Bayer数据并转化为RGB，通过SDRAM缓存，VGA控制器，输出到显示屏的Verilog代码-In Quartus ii 10.0 Read Bayer format from D5M camera and convert to RGB format, through SDRAM, output on VGA port.
<Aaron> 在 2024-11-13 上传 | 大小：209kb | 下载：0

[VHDL编程] firISPdesign

说明：fir ISP design fir VHDL VHDL编程滤波的硬件描述语言实现，包括VHDL语言和verilog语言-fir fir VHDL design ISP programming VHDL hardware descr iption of the filter language , including the VHDL language and verilog
<xiong> 在 2024-11-13 上传 | 大小：110kb | 下载：0

[VHDL编程] IP_SPI

说明：spi总线的vhdl代码，试了试可以用。希望能对开发者有所帮助。-spi bus vhdl code Shileshi can use. The hope is to help developers.
<李鸣> 在 2024-11-13 上传 | 大小：336kb | 下载：0

[VHDL编程] Verilog_FPGA_fp

说明：用Verilog实现基于FPGA的通用分频器-using Verilog FPGA-based Universal Frequency Divider
<xiong> 在 2024-11-13 上传 | 大小：122kb | 下载：0

[VHDL编程] verilog_latch

说明：verilog实现锁存器，共有四个文件，包含测试文件-verilog achieve latches, a total of four documents, including test paper
<zzm> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] verilogfifo

说明：verilog HDL实现先进先出栈，不含测试文件-verilog HDL achieve first-in first-out stack, non-test document
<zzm> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog_multiplier

说明：verilog实现16*16位乘法器，带测试文件-verilog achieve 16* 16 multiplier, with test documents
<zzm> 在 2024-11-13 上传 | 大小：25kb | 下载：0

[VHDL编程] VHDLDPLL

说明：比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。-relatively good technical article, "based on VHDL DPLL the design" a key part of the source code.
<李湘鲁> 在 2024-11-13 上传 | 大小：164kb | 下载：0

[VHDL编程] HXRJTD

说明：这是本人在Max plus2环境下用VHDL语言编的交通灯控制程序。做EDA课程设计的朋友可以下来参考参考。-This is my Max plus2 environment with VHDL addendum to the traffic lights control procedures. EDA design courses so friends from the reference reference.
<健> 在 2024-11-13 上传 | 大小：737kb | 下载：0