[VHDL编程] riscpu

说明：一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.-a 32 Microprocessor verilog achieve pulse generation sources, used five lines and cache technology.
<大为> 在 2025-04-22 上传 | 大小：149kb | 下载：1

[VHDL编程] carslight

说明： 输入信号：左转弯传感器LH，右转弯传感器RH和紧急制动或慢行传感器JMH，另外，汽车尾灯主要是给后面行使汽车的司机注意。为了使尾灯的光信号更明显，采用亮灭交替的闪烁信号，其闪烁周期为2秒，即尾灯亮1秒，灭1秒，再亮1秒…。在图9-21中设置了一个1秒时钟的输入信号CP。 输出信号：输出共设两个，左面一个尾灯，右面一个尾灯，既左转弯时指示灯LD和右转弯时指示灯RD。-input signal : LH sensor mad
<li > 在 2025-04-22 上传 | 大小：2kb | 下载：0

[VHDL编程] sdh

说明：帧同步检测源码，包括同步跟踪模块，fifo,分频模块，还有系统的测试平台-fr a me synchronization source detection, including synchronous tracking module, fifo, frequency module, and system test platform
<liu> 在 2025-04-22 上传 | 大小：6kb | 下载：0

[VHDL编程] fpu

说明：利用FPGA实现浮点运算的verilog代码 希望能够给需要做这方面研究的同仁有所帮助-use FPGA floating-point operations verilog code hope to be able to do this to the need for research in the Tongren help
<jake> 在 2025-04-22 上传 | 大小：127kb | 下载：0

[VHDL编程] adder_ahead8bit

说明：本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.-using verilog HDL achieve the eight-ahead adder, fully demonstrates the CLA for ordinary Adder and the distinction between.
<剑指眉梢> 在 2025-04-22 上传 | 大小：10kb | 下载：0

[VHDL编程] 11223344scan_led1000

说明：Quartus环境下的1000进制计数器的扫描显示电路-Quartus environment under the 1000 counter-band scanning display circuit
<吴语> 在 2025-04-22 上传 | 大小：204kb | 下载：0

[VHDL编程] 23565785scan_led

说明：Quartus环境下的7段扫描显示电路的源程序-Quartus environment of the seven scanning display circuit of the source
<吴语> 在 2025-04-22 上传 | 大小：125kb | 下载：0

[VHDL编程] 55478362cntshow

说明：Quartus环境下的12进制计数器的扫描显示电路-Quartus environment of the 12 counter-band scanning display circuit
<吴语> 在 2025-04-22 上传 | 大小：136kb | 下载：0

[VHDL编程] 123424475SINGT

说明：Quartus环境下的正选信号发生器的实验源码-Quartus environment is the election of signal generator FOSS
<吴语> 在 2025-04-22 上传 | 大小：973kb | 下载：0

[VHDL编程] 234352325DECL7S

说明：Quartus环境下的7段译码管的扫描显示电路-Quartus environment of the seven decoding of the scan show circuit
<吴语> 在 2025-04-22 上传 | 大小：109kb | 下载：0

[VHDL编程] usb_phy

说明：umti协议中的usb1.1的verilog原文件，可公实现usb2.0做参考-umti the agreement usb1.1 verilog the original documents, the public can refer to achieve usb2.0
<liuzefu> 在 2025-04-22 上传 | 大小：10kb | 下载：1

[VHDL编程] usb1_funct

说明：usb1.1的verilog源代码。以及其测试仿真文件，现在很难找其测试文件既testbench-usb1.1 verilog the source code. Simulation and test document, and now it is very difficult to find the paper test testbench
<liuzefu> 在 2025-04-22 上传 | 大小：51kb | 下载：0