[VHDL编程] CapacityRAMModel

说明：Capacity RAM Model的VHDL的例子。最佳的资源优化版。-Capacity Model RAM VHDL example. The best resource optimization version.
<周阳> 在 2024-11-13 上传 | 大小：3kb | 下载：0

[VHDL编程] FIR_Filter_labtest

说明：FIR Filter的例子，大学研究室的。-FIR filter example, the university lab.
<周阳> 在 2024-11-13 上传 | 大小：4kb | 下载：0

[VHDL编程] MVHDL

说明：本程式為並列flash ROM之控制程式, 可將flash rom的資料讀出後, 經過CPLD controller將圖檔轉成VESA影像訊號, 輸出至螢幕, 本程式已經過硬體驗證-the parallel program for controlling flash ROM programs, rom flash can be read out information, After drawing CPLD controller wil
<明華> 在 2024-11-13 上传 | 大小：4.75mb | 下载：0

[VHDL编程] rtl_DRAM

说明：本程式為使用Verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.-program for the use of the Verilog language to write the control of DRAM control module, be easy to control DRAM IC, the program has been systematically verified.
<明華> 在 2024-11-13 上传 | 大小：4kb | 下载：0

[VHDL编程] i2c_modular

说明：本程式為使用VHDL撰寫的I2C controller modular, 使用者可以輕易的套用, 方便控制i2C的硬件. 也可以從code style了解I2C的spec. 動作模式. 極適用於初學者.-program for the use of the VHDL written I2C controller modular, Users can easily use, i2C convenient control of the ha
<明華> 在 2024-11-13 上传 | 大小：8kb | 下载：0

[VHDL编程] ps2_vhdl

说明：利用vhdl实现FPGA芯片从PS2键盘读出数据(0-F) 并在数码管上显示 -use FPGA chip from the PS2 keyboard sensed data (0-F) and displayed on a digital control
<刘音> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] uart0vhdl

说明：vhdl实现fpga和PC机的简单通信(发送),-vhdl achieve fpga and PC simple communication (transmission),
<刘音> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] zuosr8

说明：Picasa 是Google提供的一个 Windows 应用程序；用户可以借助于该程序，在数秒钟内找到自己计算机上的图片，加以编辑并进行欣赏。-Picasa is the Google of a Windows application; Users can aid the process, in just a few seconds to find their own pictures on the computer, edit the
<孙潇> 在 2024-11-13 上传 | 大小：3kb | 下载：0

[VHDL编程] jianpanshuru

说明： 基于vhdl的键盘输入,学校的作业，已经过验证，可用-based on the keyboard input, the school operations, which have been verified available
<ly> 在 2024-11-13 上传 | 大小：62kb | 下载：0

[VHDL编程] multi8x8

说明：节约资源型 8位*8位 运算VHDL代码，采用串行运算，8 个时钟周期完成一次运算。QUARTUS下已验证-resource conservation-8* 8 Operational VHDL code, using serial computation. 8 clock cycles to complete an operation. QUARTUS has been under test
<曾庆立> 在 2024-11-13 上传 | 大小：2kb | 下载：0

[VHDL编程] pingpongjiegou

说明：VHDL编译,本程序是从USB GPIF口SRAM传输数据,且形成乒乓结构传输-VHDL compiler, the procedure is GPIF USB port SRAM transmission of data, Structure formation and transmission Table Tennis
<nicai> 在 2024-11-13 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdlxuexi

说明：VHDL学习的好资料,有多达一百人例子,需要的可以-VHDL learning good information, as many as 100 people example, the need to look at
<nicai> 在 2024-11-13 上传 | 大小：318kb | 下载：0