[VHDL编程] N_counter_VHDL

说明：任意N进制分频器的标准VHDL代码（原创）-arbitrary N divider 229 standard VHDL code (original)
<汤维> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] PulseWidth_detector_VHDL

说明：通信控制中常用的脉冲宽度检测程序，VHDL模块化编成实现（原创）-communication control used in pulse width detection procedures, VHDL modular organization to achieve (original)
<汤维> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] even_divider_VHDL

说明：常用2、4、6及任意偶数分频器的VHDL代码实现（原创）-used 2,4,6 and even arbitrary divider VHDL code to achieve (original)
<汤维> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] odd_divider_VHDL

说明：常用1、3、5及任意奇数分频器的VHDL代码实现（原创）-used 1,3,5 and arbitrary odd Divider VHDL code to achieve (original)
<汤维> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] Synthesisofverilog

说明：一篇有用的Verilog语言综合问题研究-a useful comprehensive Verilog language study
<wrrkaixin> 在 2024-11-10 上传 | 大小：266kb | 下载：0

[VHDL编程] 2006829121816

说明：简易逻辑分析仪的设计用源代码,为05年电子大赛2等奖作品-simple logic analyzer with the design of the source code for electronic 05 2 Prize Competition works
<邓勇> 在 2024-11-10 上传 | 大小：198kb | 下载：0

[VHDL编程] 9.1_ONE_PULSE

说明：基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 　　9.1.1 由系统功能描述时序关系 　　9.1.2 流程图的设计 　　9.1.3 系统功能描述 　　9.1.4 逻辑框图 　　9.1.5 延时模块的详细描述及仿真 　　9.1.6 功能模块Verilog-HDL描述的模块化方法 　　9.1.7 输入检测模块的详细描述及仿真 　　9.1.8 计数模块的详细描
<宁宁> 在 2024-11-10 上传 | 大小：4kb | 下载：0

[VHDL编程] 9.2_LCD_PULSE

说明：基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器 　　9.2.1 LCD显示单元的工作原理 　　9.2.2 显示逻辑设计的思路与流程 　　9.2.3 LCD显示单元的硬件实现 　　9.2.4 可编程单脉冲数据的BCD码化 　　9.2.5 task的使用方法 　　9.2.6 for循环语句的使用方法 　　9.2.7 二进制数转换BCD码的硬件实现
<宁宁> 在 2024-11-10 上传 | 大小：5kb | 下载：0

[VHDL编程] 9.3_Pulse_Counter

说明：基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 　　9.3.1 脉冲计数器的工作原理 　　9.3.2 计数模块的设计与实现 　　9.3.3 parameter的使用方法 　　9.3.4 repeat循环语句的使用方法 　　9.3.5 系统函数$random的使用方法 　　9.3.6 脉冲计数器的Verilog-HDL描述 　　9.3.7 特定脉冲序列的发生 　　9
<宁宁> 在 2024-11-10 上传 | 大小：4kb | 下载：0

[VHDL编程] 9.4_PULSE_FRE

说明：基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 　　9.4.1 脉冲频率的测量原理 　　9.4.2 频率计的工作原理 　　9.4.3 频率测量模块的设计与实现 　　9.4.4 while循环语句的使用方法 　　9.4.5 门控信号发生模块的设计与实现 　　9.4.6 频率计的Verilog-HDL描述 　　9.4.7 频率计的硬件实现 -based on V
<宁宁> 在 2024-11-10 上传 | 大小：2kb | 下载：0

[VHDL编程] 9.5_PULSE_WIDTH

说明：基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 　　9.5.1 脉冲周期的测量原理 　　9.5.2 周期计的工作原理 　　9.5.3 周期测量模块的设计与实现 　　9.5.4 forever循环语句的使用方法 　　9.5.5 disable禁止语句的使用方法 　　9.5.6 时标信号发生模块的设计与实现 　　9.5.7 周期计的Verilog-HDL描述 　
<宁宁> 在 2024-11-10 上传 | 大小：5kb | 下载：0

[VHDL编程] 9.6_PULSE_Level

说明：基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 　　9.6.1 脉冲高电平和低电平持续时间测量的工作原理 　　9.6.2 高低电平持续时间测量模块的设计与实现 　　9.6.3 改进型高低电平持续时间测量模块的设计与实现 　　9.6.4 begin声明语句的使用方法 　　9.6.5 initial语句和always语句的使用方法 　　9.6.6 时标信号
<宁宁> 在 2024-11-10 上传 | 大小：5kb | 下载：0