[VHDL编程] 12_convert

说明：convert.vhd 本例是从程序包中提取出来的，不能单独编译-convert.vhd the cases from the package is extracted, not separate compiler
<fjai> 在 2025-04-08 上传 | 大小：1kb | 下载：0

[VHDL编程] more111

说明：本程序对输入的任意多个二进制数字进行判别（0和1的个数）-procedures for the importation of arbitrary binary figures for the number of discriminant (0 and 1 Number)
<龙小军> 在 2025-04-08 上传 | 大小：92kb | 下载：0

[VHDL编程] mux16_1

说明：本程序实现了对输入数路的16选1功能，需要的同志可以研究研究，共同进步-the realization of the import of a number of routes 16 election a function, the comrades need to be studies, and common progress
<龙小军> 在 2025-04-08 上传 | 大小：86kb | 下载：0

[VHDL编程] shift111

说明：本程序实现数字的前向或者后向移动功能，大家可以参考以下-the program prior to the figures, or after moving to function, we can refer to the following
<龙小军> 在 2025-04-08 上传 | 大小：58kb | 下载：0

[VHDL编程] keyboard__1.1

说明：实现数码管输入显示器输出功能（加减乘除运算）-realization of the digital input output function display (arithmetic operations)
<龙小军> 在 2025-04-08 上传 | 大小：1kb | 下载：1

[VHDL编程] cmos_FPGA

说明：采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来-Verilog language, to achieve control of the FPGA chip video data acquisition, Data will be stored up by fr a me
<margie> 在 2025-04-08 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_vhdl_lattice

说明：UART的rs232通信接口VHDL语言，里面有详细的介绍-UART communication interface rs232 VHDL language, which is described in detail
<拉拉> 在 2025-04-08 上传 | 大小：106kb | 下载：0

[VHDL编程] VHDL_UART

说明：VHDL语言的UART串行接口芯片程序,仅供学习使用-VHDL UART serial interface chip procedure is for learning
<MINGER> 在 2025-04-08 上传 | 大小：4kb | 下载：0

[VHDL编程] Odd_Fren

说明：一个3分频的VHDL程序,方便学习且仅供学习之用-a frequency of three minutes VHDL procedures, facilitate learning and learning purposes only
<MINGER> 在 2025-04-08 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-I

说明：VHDL intermediate Level,仅供学习使用-VHDL intermediate Level, is for learning
<MINGER> 在 2025-04-08 上传 | 大小：511kb | 下载：0

[VHDL编程] verilog_Divide

说明：这是我下的一个用verilog实现的除法代码-This is the one I use to achieve the verilog code division
<> 在 2025-04-08 上传 | 大小：7kb | 下载：0

[VHDL编程] SDRAM_HY57V6416ET

说明：现代的4bank*1M*16bit的SDRAM（HY57V6416ET）的VHDL行为仿真程序-modern 4bank 1M** 16bit of SDRAM (HY57V6416ET) VHDL simulation program acts
<王森> 在 2025-04-08 上传 | 大小：14kb | 下载：0