[VHDL编程] txt_util

说明：VHDL的字符串处理函数库，含数字与字符串之间的转换-VHDL string handling functions, containing figures and the conversion between the strings
<王森> 在 2025-04-08 上传 | 大小：4kb | 下载：0

[VHDL编程] maxII16_cpu

说明：maxII16_cpu,altera的maxII系列的16位cpu-maxII16_cpu, altera the maxII series of 16 cpu
<lrt> 在 2025-04-08 上传 | 大小：215kb | 下载：0

[VHDL编程] programing_voltage_current_resources

说明：实现电压\电流的分别输出,可通过按键选择输出通道.-voltage \ output current, respectively, through the output channel selection buttons.
<江方洪> 在 2025-04-08 上传 | 大小：1kb | 下载：0

[VHDL编程] cf_fft_2048v

说明：基于FPGA的2048点FFT的verilog实现的源代码。-FPGA-based 2048-point FFT verilog the source code.
<elber> 在 2025-04-08 上传 | 大小：26kb | 下载：0

[VHDL编程] zffsq

说明：
<cheng> 在 2025-04-08 上传 | 大小：18kb | 下载：0

[VHDL编程] szzsj

说明：本文设计的数字钟具有以下特点: 1、具有时、分、秒计数显示功能，以二十四小时循环计时。 2、具有清零，调节小时，分钟的功能。 3、具有整点报时同时LED灯花样显示的功能。 -This paper describes the design of digital clock with the following characteristics : 1, with time, minutes and seconds count
<cheng> 在 2025-04-08 上传 | 大小：12kb | 下载：0

[VHDL编程] mnxhjc

说明：本实验用DA转换＋比较器的方法对外界模拟信号进行检测，同时这种联合装置加上CPLD可以代替低频AD转换器的功能。-this experiment+ DA conversion method of comparison to the outside world analog signal detection, while such joint CPLD devices can be replaced with low-frequency
<cheng> 在 2025-04-08 上传 | 大小：9kb | 下载：0

[VHDL编程] smxsqddl

说明：本实验只为了解教学系统中8位八段数码管显示模块的工作原理，设计标准扫描驱动电路模块.-this experiment only to understand the teaching system eight eight LED Display Module principle, design standards scanning drive circuit module.
<cheng> 在 2025-04-08 上传 | 大小：10kb | 下载：0

[VHDL编程] 20074249422318919

说明：good very good-good good very good
<> 在 2025-04-08 上传 | 大小：178kb | 下载：0

[VHDL编程] 20051122141440

说明：haha hahahahha hao aho -haha hahahahha hao haoahoaho
<> 在 2025-04-08 上传 | 大小：80kb | 下载：0

[VHDL编程] FIR_filter_DA_machine

说明：用verilog 代码编写的179阶FIR数字滤波器，采用分布式算法实现-verilog code used to prepare the 179 band FIR digital filters, using Distributed Algorithms
<a> 在 2025-04-08 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA_control_verilogHDL

说明：基于FPGA的VGA控制器设计。对外支持普通VGA接口，以600×480的分辨率和60Hz扫描率为例。对内支持NIOSII软核接口。-FPGA-based VGA controller design. External support ordinary VGA interface, to 600 × 480 resolution and scan rate of 60Hz as an example. Internal support
<Ray ZH> 在 2025-04-08 上传 | 大小：282kb | 下载：0