[VHDL编程] fpga_HDL.examples

说明：多个Verilog和vhdl程序例子，可以作为初学者参考实例，按照电路结构写出HDL代码-A number of examples of Verilog and VHDL program can be used as reference examples for beginners, in accordance with the circuit structure to write HDL code
<楚南蛮> 在 2024-11-12 上传 | 大小：106kb | 下载：0

[VHDL编程] tstbench

说明：pci 接口协议 用Verilog编写，经过测试使用，与大家共享-pci interface protocol using Verilog prepared, tested the use, and share
<hanbing> 在 2024-11-12 上传 | 大小：15kb | 下载：0

[VHDL编程] lisaru

说明：用VHDL语言编写的，利用FPGA模拟示双通道波器功能，两个通道各自输入正弦信号，合成“李萨如”图-Using VHDL language and FPGA simulation showing the use of dual-channel wave function, the two-channel their input sinusoidal signal, synthetic Lissajous Figure
<qlz> 在 2024-11-12 上传 | 大小：3kb | 下载：0

[VHDL编程] cntl_ddr3(xilinx)

说明： xilinx ddr3最新VHDL代码,通过调试-xilinx ddr3 latest VHDL code through debugging
<zhang chi> 在 2024-11-12 上传 | 大小：99kb | 下载：0

[VHDL编程] deinter

说明：deinterlace的核心verilog，-deinterlace core verilog,
<zhang chi> 在 2024-11-12 上传 | 大小：15kb | 下载：0

[VHDL编程] div2

说明：32位除法器 被除数和除数均为16位整数，16位小数 商为32位整数，16位小数 余数为16位整数，16位小数 Verilog HDL 代码-32 divider dividend and divisor are 16-bit integer, decimal 16 for the 32-bit integer, 16-bit decimal number more than 16 integer, 16-bit dec
<李春阳> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] AD9852

说明：数字频率合成器芯片AD9852 的配置文件，HDL级的Verilog代码-DDS chip AD9852 profile, HDL-level Verilog code
<李春阳> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] pci32target_sourcecode

说明：pcitarget的源代码，测试通过，消耗fpga资源较少，稳定运行-pcitarget source code, test passed, consume less FPGA resources, stable operation
<林光> 在 2024-11-12 上传 | 大小：418kb | 下载：0

[VHDL编程] cic3s32

说明：一个3阶的32位抽取的cic滤波器的verilog源代码-A 3-bands of the 32 samples CIC filter Verilog source code
<岑楠> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] synth_fft

说明：fft原代码，用vhdl语言完成快速傅立叶变换-fft the original code, complete with VHDL language Fast Fourier Transform
<> 在 2024-11-12 上传 | 大小：412kb | 下载：0

[VHDL编程] FM-ok

说明：VHDL编写的驱动DDS，ad9850的程序，用于产生FM波-VHDL driver prepared DDS, ad9850 procedures used to produce FM wave
<bobo> 在 2024-11-12 上传 | 大小：311kb | 下载：0

[VHDL编程] control_wrr

说明：用VHDL语言实现的以09449为桥接芯片的PCI接口，很高兴与大家共享。-Using VHDL language in order to achieve the 09,449 for the bridge chip s PCI interface, I am very glad to share with you.
<cws> 在 2024-11-12 上传 | 大小：3kb | 下载：0