[VHDL编程] 3verilog3

说明：verilog语言中的各种赋值语句的详细解释和用法-Verilog language in a variety of assignment statements detailed explanation and usage
<隋学伟> 在 2025-04-23 上传 | 大小：265kb | 下载：0

[VHDL编程] verilog4

说明：werilog语言中关于 组合逻辑时序逻辑的表达-werilog language on the combinational logic temporal logic expression
<隋学伟> 在 2025-04-23 上传 | 大小：190kb | 下载：0

[VHDL编程] verilog5

说明：verilog语言中 testbencch编写-仿真工具综合工具使用-全加器实例讲解-Verilog language testbencch preparation- the use of simulation tools integrated tools- examples of full adder on the
<隋学伟> 在 2025-04-23 上传 | 大小：185kb | 下载：0

[VHDL编程] fip

说明：通过PC104访问内存地址，内存需要进行地址选择，需要通过CPLD做地址逻辑变换。这个就是完成这个功能。实现简单。-Access through the PC104 memory address, memory address the need for choice, need to do address CPLD logic transformation. This is the completion of this function
<周胜> 在 2025-04-23 上传 | 大小：662kb | 下载：0

[VHDL编程] ram_read_write

说明：本程序是为FPGA系统所设计的一个简单的存储和读取数据的小程序，MAXPLUS2编写-This procedure is for the FPGA system design a simple data storage and reading of small procedures, MAXPLUS2 prepared
<> 在 2025-04-23 上传 | 大小：184kb | 下载：0

[VHDL编程] chuankou_data_send

说明：这是FPGA系统的一个简单的与上位机串行通讯的的小程序，MAXPLUS2编写-This is the FPGA system with a simple PC serial communication of small programs, MAXPLUS2 prepared
<> 在 2025-04-23 上传 | 大小：98kb | 下载：0

[VHDL编程] testled

说明：为FPGA系统所设计的一个简单的控制LED灯显示的小程序，用MAXPLUS2编写-For the FPGA system designed to control a simple LED lights to display a small program to prepare MAXPLUS2
<> 在 2025-04-23 上传 | 大小：67kb | 下载：0

[VHDL编程] DE2_Synthesizer

说明：利用此源碼可以使用ALTERA DE2開發板將鍵盤變成一部電子琴-Use this source code can use the ALTERA DE2 development board will be turned into an electric piano keyboard
<林哲> 在 2025-04-23 上传 | 大小：107kb | 下载：1

[VHDL编程] DE2_Web_Server

说明：ALTERA DE2開發板一個網路晶片DM9000A的應用範例 並將一個網頁嵌入到DE2開發板中-ALTERA DE2 development board DM9000A a network chip and the application example of a web page embedded into the DE2 development board in
<林哲> 在 2025-04-23 上传 | 大小：2.62mb | 下载：0

[VHDL编程] code

说明：verilog语言写的简单八位处理器。有8个模块，可进行加法运算。-Verilog language to write a simple eight processors. There are eight modules, addition operations can be carried out.
<jay> 在 2025-04-23 上传 | 大小：7kb | 下载：0

[VHDL编程] Microsoft

说明：基于VHDL的分频器设计，这是源码希望对大家有用。-VHDL-based design of the divider, which is a useful source for all of us hope.
<sun> 在 2025-04-23 上传 | 大小：3kb | 下载：0

[VHDL编程] vhd

说明：一个VHDL电梯控制器的程序 1、 每层电梯的入口处设有上下请求开关，电梯内设有乘客到达层次的停站请求开关。 2、 设有电梯所处位置指示装置及电梯运行模式（上升或下降）指示装置。 3、 电梯每秒升降一层。 4、 电梯到达有停站请求的楼层后，经过1s电梯打开，开门只是灯亮，开门4s后，电梯门关闭（关门指示灯灭），电梯继续运行，直至执行完请求信号后停在当前楼层。
<> 在 2025-04-23 上传 | 大小：122kb | 下载：0