[VHDL编程] naozhong

说明：用maxplus仿真　编译通过的．数字闹钟设计，自己定时，到点报警．-Using simulation to compile maxplus adopted. Digital alarm clock design, their timing, counting alarm.
<李志伟> 在 2024-10-09 上传 | 大小：143360 | 下载：0

[VHDL编程] kecheng.doc00

说明：同样是用maxplus仿真的，交通灯设计　这是我门的课程结业设计．也是ＶＨＤＬ编的-The same is maxplus simulation, traffic lights This is my design courses, the design of the door. VHDL is also a series of
<李志伟> 在 2024-10-09 上传 | 大小：61440 | 下载：0

[VHDL编程] a8215

说明：通过用FPGA的 VDHL语言 来实现8251的异步功能 -Through the use of FPGA-VDHL language to realize the asynchronous function 8251
<zj> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] verilog

说明：北大微电子学系于敦山老师的课件，介绍Verilog HDL、Cadence Verilog仿真器、可综合的Verilog HDL、设计举例、自动布局布线工具、Verilog的词汇约定等内容-Department of Microelectronics, Peking University in the teacher s courseware mts on Verilog HDL, Cadence Verilog simulator c
<唐进> 在 2024-10-09 上传 | 大小：1550336 | 下载：0

[VHDL编程] Door_Control

说明：自动门控制的Verilog程序，可以下载到FPGA上运行，实现对门开门、关门的自动控制。-Verilog automatic door control procedures, can be downloaded to the FPGA to run, realize door open the door, close the automatic control.
<魏松> 在 2024-10-09 上传 | 大小：87040 | 下载：0

[VHDL编程] Rate_Adjust

说明：VerilogHDL开发，可以下载到FPGA上运行，实现波特率的匹配。-VerilogHDL development, can be downloaded to the FPGA to run, realize the matching baud rate.
<魏松> 在 2024-10-09 上传 | 大小：88064 | 下载：0

[VHDL编程] cf_vhdl

说明：CF VHDL The CF+ design was designed using the timing diagrams of the Compact Flash specification rev. 1.4, Analog Devices ADSP-218xN DSP Microcomputer specification, and the Intel StrataFlash Memory 28F320J3 specificat
<gbh> 在 2024-10-09 上传 | 大小：700416 | 下载：0

[VHDL编程] DIVIDEFREQUCE

说明：使用VHDL语言写的一些奇次和偶次分频源程序，在使用CPLD/FPGA的过程中有一定的参考价值-VHDL language used to write a number of odd and even sub-sub-frequency source, in the use of CPLD/FPGA process has some reference value
<王桥国> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] TCM070119

说明：在公司做的TCM编解码程序，使用FPGA来完成相关处理的一些源程序-In the company of the TCM codec to do the procedure, the use of FPGA to complete the deal with some of the relevant source
<王桥国> 在 2024-10-09 上传 | 大小：596992 | 下载：0

[VHDL编程] watchdog.tar

说明：verilog编写的watchdog代码!请参考！-Verilog code watchdog prepared! please refer to!
<刘志刚> 在 2024-10-09 上传 | 大小：2048 | 下载：0

[VHDL编程] TurnLamp

说明：汽车尾灯设计，通过检测不同开关的闭合情况来决定尾灯的闪烁情况-Automobile taillight design, by detecting the closed situation of the different switches to determine the flickering taillights
<040842> 在 2024-10-09 上传 | 大小：35840 | 下载：0

[VHDL编程] FFT_0f_FPGA_Design

说明：FFT处理器的FPGA设计,详细论证设计方案，希望对大家有所帮助。-FFT processor, FPGA design, detailed design verification program, and they hope to be helpful to everyone.
<> 在 2024-10-09 上传 | 大小：122880 | 下载：0