资源列表

« 1 2 ... .70 .71 .72 .73 .74 4075.76 .77 .78 .79 .80 ... 4311 »

[VHDL编程lcd

说明:copy of hello word on FPGA
<kentucky > 在 2025-04-23 上传 | 大小:186kb | 下载:0

[VHDL编程cic3s32

说明:3阶cic滤波器,16位输出,32倍降采样处理(The 3 order CIC filter, 16 bit output, 32 fold down sampling processing)
<today_ztt > 在 2025-04-23 上传 | 大小:1kb | 下载:0

[VHDL编程sincos

说明:实现正余弦函数Verilog语言的生成...............(sine wave generator by using verilog)
<zhangchaoruo > 在 2025-04-23 上传 | 大小:756kb | 下载:0

[VHDL编程avs_aes_latest

说明:This is source code for something very important that is AVS AES standard hardware code for implementation both ASIC and FPGA
<rajban > 在 2025-04-23 上传 | 大小:1.29mb | 下载:0

[VHDL编程ODriveFPGA-master

说明:使用FPGA控制永磁同步电机的代码,实现对永磁同步电机的控制功能。(Motor control by using FPGA)
<zhangchaoruo > 在 2025-04-23 上传 | 大小:185kb | 下载:0

[VHDL编程signed_add

说明:有符号定点数加法运算代码,使用Verilog HDL语言实现(Code writing in Verilog HDL,to solve the problem about signed number calculation.)
<zhangchaoruo > 在 2025-04-23 上传 | 大小:2kb | 下载:0

[VHDL编程jiou

说明:实现奇偶校验,根据波形仿真检测序列的奇偶(Implementing sequence parity check)
<你好大脾气 > 在 2025-04-23 上传 | 大小:301kb | 下载:0

[VHDL编程2015112208

说明:实现8位二进制数的原码一位乘法,并将乘法运算结果通过七段数码管显示(The realization of the 8 bit binary code a multiplication)
<威我杜尊 > 在 2025-04-23 上传 | 大小:3.47mb | 下载:0

[VHDL编程EDAC

说明:Error Detection and Correction
<Tan Nguyen > 在 2025-04-23 上传 | 大小:6.53mb | 下载:0

[VHDL编程DA_AD

说明:基于FPGA的AD和DA设计代码及文档(Design code and document of AD and DA based on FPGA)
<hanchen > 在 2025-04-23 上传 | 大小:10mb | 下载:0

[VHDL编程spi_sign_tap2

说明:实现了SPI主设备的功能 CPOL=1 CPHA=1,同时包含了PRBS9的数据生成模块,也可以切换为发送固定的数(SPI MASTER CPOL=1 CPHA=1)
<FPGA创业者 > 在 2025-04-23 上传 | 大小:7.09mb | 下载:0

[VHDL编程VESA Timing

说明:VESA CVT视频参数计算器,输入分辨率和刷新率即可得到需要参数。(VGA Timing Calculator)
<fpgamaster > 在 2025-04-23 上传 | 大小:29kb | 下载:0
« 1 2 ... .70 .71 .72 .73 .74 4075.76 .77 .78 .79 .80 ... 4311 »

源码中国 www.ymcn.org