资源列表

« 1 2 ... .73 .74 .75 .76 .77 4078.79 .80 .81 .82 .83 ... 4311 »

[VHDL编程verilog9999

说明:Verilog 实现9999计数,内有分频模块,计数模块,译码,动态显示扫描等,用数码显示,-Verilog achieve the 9999 count, which took part in the frequency module, counting module, decoding, dynamic display scanning with digital display,
<ouyang> 在 2024-11-13 上传 | 大小:306kb | 下载:0

[VHDL编程2x8bit_dac

说明:用EPM7032(CPLD)做的2路8位并行输入DAC,带内部环型振荡器(不用外接时钟振荡源)。-With EPM7032 (CPLD) to do 2-way 8-bit parallel input DAC, with the internal ring oscillator (no external clock oscillation source).
<邵刚> 在 2024-11-13 上传 | 大小:3kb | 下载:0

[VHDL编程quartus6.0

说明:Atlera 公司的开发软件平台quartus 6.0的license-Atlera company quartus 6.0 to develop the software platform of the license
<guobo> 在 2024-11-13 上传 | 大小:2kb | 下载:0

[VHDL编程yibutongxin

说明:用VHDL编写的串口异步通信的例子,适于RS232、RS422的通信-err
<王权> 在 2024-11-13 上传 | 大小:545kb | 下载:0

[VHDL编程uart

说明:用Verilog实现的串口异步通信,适用于RS232-Using Verilog realization of serial asynchronous communication, applied to RS232
<王权> 在 2024-11-13 上传 | 大小:1.07mb | 下载:0

[VHDL编程VHDL_lan

说明:概述VHDL语言的语句语法,描述精细。对大家会有帮助的-Overview of VHDL language syntax statement describing fine. Be helpful if the
<王权> 在 2024-11-13 上传 | 大小:32kb | 下载:0

[VHDL编程100vhd

说明:基于VHDL语言编程的100个例子,从简单到复杂,由浅入深-VHDL programming language based on 100 examples, from simple to complex, easy-to-digest
<xuhua> 在 2024-11-13 上传 | 大小:220kb | 下载:0

[VHDL编程PN_chuan

说明:生成18级的m序列的VerilogHDL程序, 很具有代表性的算法 -18 of the m generated sequences VerilogHDL procedures, it is a representative algorithm
<孙浩> 在 2024-11-13 上传 | 大小:234kb | 下载:0

[VHDL编程sine

说明:用VerilogHDL实现的产生Sine波形全部程序 个人验证后收藏的。-VerilogHDL have achieved with Sine Waveform all procedures after the collection of personal authentication.
<孙浩> 在 2024-11-13 上传 | 大小:3.4mb | 下载:0

[VHDL编程colour_light

说明:一个圣诞彩灯控制芯片的vrilog源代码,可以综合,经过FPGA验证,产生四路输出,控制四路彩灯,有跑马闪,星闪等多种功能-A Christmas lantern control chips vrilog source code, can be integrated, after FPGA validation, resulting in four outputs, four control lantern, a Happy flash
<杨志勇> 在 2024-11-13 上传 | 大小:876kb | 下载:0

[VHDL编程dac

说明:DAC converter design with Verilog code and testbench
<田磊> 在 2024-11-13 上传 | 大小:515kb | 下载:0

[VHDL编程UpDnCnt

说明:universal count un iversal count
<> 在 2024-11-13 上传 | 大小:231kb | 下载:0
« 1 2 ... .73 .74 .75 .76 .77 4078.79 .80 .81 .82 .83 ... 4311 »

源码中国 www.ymcn.org