资源列表
[VHDL编程] Test_Bench
说明:波形发生器.经典双进程状态机.相应加法器的测试向量-Waveform generator. Classic dual-process state machine. Corresponding adder test bench<周斌> 在 2024-10-09 上传 | 大小:6144 | 下载:0
[VHDL编程] acordwithram
说明:一个牛人写的很快且不用状态机的动态RAM接口,VHDL编写-A cow were to write quickly and do not have the state machine dynamic RAM interface, VHDL prepared<john> 在 2024-10-09 上传 | 大小:6144 | 下载:0
[VHDL编程] dul_ram(yk)
说明:关于双口RAM的Verilog HDL源码-On the dual-port RAM in Verilog HDL source<123> 在 2024-10-09 上传 | 大小:3072 | 下载:0
[VHDL编程] Manchester
说明:基于FPGA/CPLD,采用VHDL语言的曼彻斯特的编解码实现。还包含曼彻斯特码的说明文档。-Based on FPGA/CPLD, using VHDL language codec Manchester realize. Manchester code also includes documentation.<周水斌> 在 2024-10-09 上传 | 大小:175104 | 下载:0
[VHDL编程] Lattice_Verilog
说明:本文讨论了AR模型及线性预测的原理,在浮点型DSP TMS320C6713B上实现了语音信号线性预测系数(LPC)的提取,并利用LPC系数用Verilog语言实现了AR模型的Lattice结构。-This article discusses the AR model and the principle of linear prediction, in the floating-point DSP TMS320C6713B realize<万金油> 在 2024-10-09 上传 | 大小:14336 | 下载:0