[VHDL编程] 200712312258925928

说明：整点闹钟，可以实现整点闹铃的功能。该程序是本人从其他地方找到了，非本人的-The whole point of an alarm clock, you can realize the whole point of alarm functions. The program is from the other places I have found, non-personal
<石义敏> 在 2024-10-09 上传 | 大小：14336 | 下载：0

[VHDL编程] fftverilog

说明：关于FFT实现的Verilog代码，-FFT realize on the Verilog code,
<> 在 2024-10-09 上传 | 大小：410624 | 下载：0

[VHDL编程] dividers.tar

说明：无符号类型的除法器,有VHDL语言描述了无符号的除法器,包括测试文件-Unsigned type of divider, a VHDL language descr iption of the divider unsigned, including the test file
<asdtgg> 在 2024-10-09 上传 | 大小：5120 | 下载：0

[VHDL编程] cf_fp_mul

说明：浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件-Floating-point type multiplier using VHDL language to describe the type floating-point multiplier, the text included in the test document
<asdtgg> 在 2024-10-09 上传 | 大小：687104 | 下载：0

[VHDL编程] verilog_dianti

说明：一组两个电梯的控制器，希望对初学Verilog硬件描述语言的人有帮助。-One group of two elevator controller, in the hope of learning Verilog hardware descr iption language help.
<zz> 在 2024-10-09 上传 | 大小：3072 | 下载：0

[VHDL编程] taxi-vhdl

说明：出租车计费器 硬件描述语言 出租车计费器 MAX+PLUS软件 数字系统-Taxi billing hardware descr iption language taxi meter MAX+ PLUS software digital systems
<aneeee> 在 2024-10-09 上传 | 大小：48128 | 下载：0

[VHDL编程] dynamic_display

说明：4 digital LED dynamic display的Verilog HDL源代码，它能动态的显示4位数，为FPGA 的DEBUG 提供便利，非常经典，简单易懂，并且经过了Modelsim/ISE/FPGA(XC3S250ETQ144)验证和实现，好的行为模型就应该大家分享。-4 digital LED dynamic display of the Verilog HDL source code, it can dynamical
<name> 在 2024-10-09 上传 | 大小：257024 | 下载：0

[VHDL编程] jpeg_decode_code

说明：jpeg解码程序，经过验证可用。使用C编程。-jpeg decoding procedure can be used after authentication. The use of C programming.
<小步> 在 2024-10-09 上传 | 大小：7168 | 下载：0

[VHDL编程] ac97_verilog_sourcecode

说明：AC97芯片的verilog实现，有兴趣可以研究下。verilog是一种硬件开发语言，语法与c类似。与VHDL并列为IC开发两大编程语言-AC97 chip Verilog realize, who are interested can study. Verilog is a hardware development language, grammar and c similar. IC with VHDL as a programmi
<小步> 在 2024-10-09 上传 | 大小：124928 | 下载：1

[VHDL编程] iir

说明：iir filter creat by altera
<heti> 在 2024-10-09 上传 | 大小：21504 | 下载：0

[VHDL编程] ver-fir-coefficient

说明：vhdl source,ver-fir-coefficient,simulink of fir with soft ware input
<heti> 在 2024-10-09 上传 | 大小：399360 | 下载：0

[VHDL编程] ug_altmult_add

说明：ug_altmult_add,programed with qartus
<heti> 在 2024-10-09 上传 | 大小：399360 | 下载：0