[VHDL编程] fir

说明：　　电源滤波器是由电容、电感和电阻组成的滤波电路。滤波器可以对电源线中特定频率的频点或该频点以外的频率进行有效滤除，得到一个特定频率的电源信号，或消除一个特定频率后的电源信号。(Power filter is composed of capacitance and inductance and resistance of filter circuit.Specific frequency of the filter to the pow
<6Andd7 > 在 2024-11-12 上传 | 大小：7kb | 下载：0

[VHDL编程] 序列检测器

说明：本例子为一个序列检测器的程序，序列为：110010010000100101００，检测的序列为10010(This example is a sequence detector procedure, the sequence is: 11001001000010010100, the detection sequence is 10010)
<不唯花开 > 在 2024-11-12 上传 | 大小：18kb | 下载：0

[VHDL编程] code.sources

说明：秒表代码加上相应的key，测试通过可以直接用于vivado(zcscscsasfsdfsfasfasf)
<辕门暮雪 > 在 2024-11-12 上传 | 大小：3kb | 下载：0

[VHDL编程] RS_422

说明：在K7FPGA上利用verilog语言编写的RS422串口，由于没找到Verilog所以选择了VHDL(On the K7FPGA, using Verilog language RS422 serial port, because did not find Verilog, so chose VHDL)
<allen3zsy > 在 2024-11-12 上传 | 大小：5.61mb | 下载：0

[VHDL编程] Verilog HDL（第4版）[王金明][电子教案]

说明：Verilog HDL（第4版）[王金明][电子教案].rar 注意是ppt教案。(Verilog HDL (Fourth Edition) [] [Wang Jinming].rar e-lesson plans note ppt plans.)
<lart > 在 2024-11-12 上传 | 大小：5.18mb | 下载：0

[VHDL编程] src

说明：使用FPGA+DAC产生DDS，可变频率(user FPGA and DAC generate DDS)
<WOO8 > 在 2024-11-12 上传 | 大小：29kb | 下载：0

[VHDL编程] pinlvxianshi

说明：通过FPGA中的时钟信号分频作为基准频率，将另一频率作为输入与之比较，并在数码管显示输入频率。(The frequency division of the clock signal in the FPGA is used as the reference frequency, the other frequency is used as input, and the input frequency is displayed in the
<狄克推多 > 在 2024-11-12 上传 | 大小：8.04mb | 下载：0

[VHDL编程] i2c

说明：使用verilog语言实现iic协议，可实现多字节读写(Implementation of IIC protocol in Verilog language)
<小黑93 > 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] CNTlum

说明：使用Windows7 系统，quartus ii 9.1 软件，Verilog 语言 0到9的计数，并且亮度逐渐增大(count from 0 to 9,and the lum become more and more high)
<Eris > 在 2024-11-12 上传 | 大小：1.29mb | 下载：0

[VHDL编程] jisuan

说明：51单片机按键式计算机,可以进行简单的加减乘除计算，使用方便(my English very bad,so I don't write)
<山雨林 > 在 2024-11-12 上传 | 大小：27kb | 下载：0

[VHDL编程] SystemVerilog 验证方法学

说明：systemverilog 验证方法学，夏宇闻版(systemverilog verification methodology)
<影魅 > 在 2024-11-12 上传 | 大小：43.68mb | 下载：1

[VHDL编程] ALU

说明：算术逻辑单元,可以实现加法、减法、比较、移位、与门、或门等功能(arithmetic and logic unit)
<请问让人讨厌 > 在 2024-11-12 上传 | 大小：1kb | 下载：0