[VHDL编程] 50vvoltmeter

说明：
<丁珊珊> 在 2025-01-16 上传 | 大小：135kb | 下载：0

[VHDL编程] csma030390

说明：模拟Ethernet帧发送过程，使读者熟悉Ethernet帧的数据发送流程-Simulation of Ethernet fr a mes sent process, so that readers familiar with the Ethernet data fr a mes to send flow
<猪八戒> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] seg7_1

说明：用VHDL描述一个让6个数码管同时显示的控制器，同时显示0、1、2、3、4、5这6个不同的数字图形到6个数码管上，输入时钟调节频率，使得能够观察到稳定显示的6个数字。可异步复位-Using VHDL descr iption of a six digital tube display controller at the same time, also showed that six different 0,1,2,3,4,5 digit
<wx> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] zmd_1

说明：用VHDL描述一个由8个发光二极管组成的走马灯。有系统复位。单点移动模式：一个点在8个发光二极管上来回的亮。幕布式：从中间两个点，同时向两边依次点亮直至全亮，然后再向中间点灭，依次往复。采用拨码开关转换显示模式。 -Use VHDL to describe an 8-digit LED lantern. System has reset. Single point of mobile model: a point in eight
<wx> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] zmd_1

说明：用VHDL描述一个由8个发光二极管组成的走马灯。有系统复位。单点移动模式：一个点在8个发光二极管上来回的亮。幕布式：从中间两个点，同时向两边依次点亮直至全亮，然后再向中间点灭，依次往复。采用采用一个按键转换显示模式。 -Use VHDL to describe an 8-digit LED lantern. System has reset. Single point of mobile model: a point in eigh
<wx> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl

说明：数字式相位测量仪，基于FPGA的数字相位测量仪的制作-Digital phase-measuring instrument, based on the FPGA digital phase-measuring instrument production
<郑淑琴> 在 2025-01-16 上传 | 大小：23kb | 下载：0

[VHDL编程] DPLL_verilog

说明：一阶全数字锁相环VERLOGIC程序代码，调试通过。-First-order DPLL VERLOGIC program code, debugging through.
<梁*> 在 2025-01-16 上传 | 大小：2kb | 下载：0

[VHDL编程] DIGTAL_FIR

说明：环路滤波器的设计，基于FPGA的锁相环应用。-Loop filter design, FPGA-based PLL applications.
<梁*> 在 2025-01-16 上传 | 大小：756kb | 下载：0

[VHDL编程] 100_vhdl_example

说明：本书介绍了100个适用的VHDL源程序，并有仿真附图。-The book introduced the 100 applicable to VHDL source code, and have simulation graph.
<梁*> 在 2025-01-16 上传 | 大小：6.63mb | 下载：0

[VHDL编程] eecadd_8

说明：此程序用VHDL语言编写，在四位加法器基础上完成8位二进制加法，输出是BCD码-This procedure using VHDL language, in the four adder based on the completion of eight binary adder, the output is BCD code
<韩善华> 在 2025-01-16 上传 | 大小：192kb | 下载：0

[VHDL编程] add_32_bcd

说明：此程序采用VHDL语言，完成在32位十六进制加法器的基础上将输出进行BCD码转换，实现输出是BCD码的32位二进制加法器-This procedure using VHDL language, completed in 32-bit hexadecimal adder based on output BCD code conversion, the realization of output is BCD code of 32 bina
<韩善华> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] fft_test

说明：用vhdl编写的FFT的代码,很全,很强大.-FFT prepared using VHDL code, it is wide, it is powerful.
<fangyingjie> 在 2025-01-16 上传 | 大小：891kb | 下载：0