[VHDL编程] sji

说明：出租车记费器，能实现出租车的启动，暂停，记费和记时功能。-Taxi fees charged, and can realize a taxi start-up, pause, remember when the fees and features in mind.
<空军> 在 2024-11-14 上传 | 大小：2kb | 下载：0

[VHDL编程] 1253

说明：基于VHDL语言的出租车计费系统设计，在muxplus上开发实现。实现基本的出租车记费器开发-Based on the VHDL language taxi billing system design, developed in muxplus realize. Realize the basic entry fee taxi Developer
<空军> 在 2024-11-14 上传 | 大小：196kb | 下载：0

[VHDL编程] lift_controler-verilog

说明：用verilog写的电梯控制器，内附测试文件和实验报告-Using Verilog to write elevator controller, containing the test documentation and test reports
<jia> 在 2024-11-14 上传 | 大小：650kb | 下载：0

[VHDL编程] DM74LS163soursecode

说明：利用qurtursII 平台实现DM74LS163芯片的仿真-QurtursII platform using DM74LS163 chip simulation
<soul> 在 2024-11-14 上传 | 大小：1.49mb | 下载：0

[VHDL编程] motorcontrol_cpld

说明：在ALTERA公司的EPM570上实现的电机脉冲算法，编码器反馈技术算法，已实际应用。-EPM570 in ALTERA
<Xinzhong.Ding> 在 2024-11-14 上传 | 大小：1.12mb | 下载：0

[VHDL编程] fifo8_8

说明：
<李松> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] clock_design

说明：数字钟的verilog代码，quartusII开发环境.-Digital Clock in Verilog code, quartusII development environment.
<屈开> 在 2024-11-14 上传 | 大小：405kb | 下载：0

[VHDL编程] 16bitadder

说明：16位快速加法器verilong实现，很值得一看~
<屈开> 在 2024-11-14 上传 | 大小：3kb | 下载：0

[VHDL编程] DDSverilogsource

说明：DDS的VERILOG原代码，请大家多支持-DDS of the Verilog source code, please support the U.S. more than
<屈开> 在 2024-11-14 上传 | 大小：3kb | 下载：0

[VHDL编程] DM9000A_IPcose

说明：如题：dm9000aＩＰ核，经过验证，可用-Such as the title: dm9000aIP nuclear, after verification, can be used
<yt> 在 2024-11-14 上传 | 大小：17kb | 下载：0

[VHDL编程] sine

说明：Verilog编程，利用FPGA实现两路正弦波的信号输出，也可以扩展成六路正弦输出-Verilog programming, the use of FPGA realize two sinusoidal output signals can also be extended into a six-way sinusoidal output
<陈剑> 在 2024-11-14 上传 | 大小：4.57mb | 下载：0

[VHDL编程] DDS-320-modu

说明：在采用 320x240 屏的设计实验箱上运行，产生正弦波，调幅调频波形，扫频。-320x240 screen using the design of experiments to run me generate sine wave, AM FM waveforms, sweep.
<hangyinli> 在 2024-11-14 上传 | 大小：1.19mb | 下载：0