资源列表

« 1 2 ... .47 .48 .49 .50 .51 3952.53 .54 .55 .56 .57 ... 4311 »

[VHDL编程wsmcu51btl_exe

说明:VHDLram控制器vhdl程序lib_06.zip-VHDL procedures VHDLram controller lib_06.zip
<刘林> 在 2024-10-12 上传 | 大小:5120 | 下载:0

[VHDL编程MuISP10

说明:VHDL例子程序列多达二十几个对初学都有很大帮助-VHDL example of the procedure as many as twenty out several of the beginner there are very helpful
<刘林> 在 2024-10-12 上传 | 大小:47104 | 下载:0

[VHDL编程VHDL

说明:1、正常的计时功能:即具有二十四小时计时功能 2、正常的显示功能 3、正常的调时功能 4、闹钟定时功能 5、整点报时功能 -1, the normal timing functions: that is, with 24 hours timer function 2, the normal display 3, the normal transfer function 4 hours, alarm clock tim
<杨雄> 在 2024-10-12 上传 | 大小:505856 | 下载:0

[VHDL编程source

说明:《Verilog HDL程序设计教程》源代码
<JI LIU> 在 2024-10-12 上传 | 大小:159744 | 下载:0

[VHDL编程FUNDAMENTALSOFDIGITALLOGICWITHVERILOGDESIGN

说明:FUNDAMENTALS OF DIGITAL LOGIC WITH VERILOG DESIGN 将verilog和数电很好的结合在一起讲解-FUNDAMENTALS OF DIGITAL LOGIC WITH VERILOG DESIGN Verilog and several will be a very good combination of power on
<赵博> 在 2024-10-12 上传 | 大小:6805504 | 下载:0

[VHDL编程bc_6

说明:实现6位数据宽度的并串转换,编译和仿真完美实现,编程环境Quartus.
<kehaiying> 在 2024-10-12 上传 | 大小:1024 | 下载:0

[VHDL编程Verilog5

说明:多工器verilog設計1對多快速解碼提供控制功能-1 multiplexer Verilog design of multi-control functions to provide fast decoding
<蔡宗翰> 在 2024-10-12 上传 | 大小:244736 | 下载:0

[VHDL编程verilog6

说明:verilog除頻器可用於編碼段運用可以穩定電路設計
<蔡宗翰> 在 2024-10-12 上传 | 大小:334848 | 下载:0

[VHDL编程verilog7

说明:2對4解多工可以用來擴充至4對8解多工經硬體驗證過可用-2 pairs of 4 multi-tasking solution can be used to expand the solution to 4 to 8 multi-tasking experience certified by the hardware available
<蔡宗翰> 在 2024-10-12 上传 | 大小:234496 | 下载:0

[VHDL编程verilog8

说明:鍵盤掃描verilog硬體驗證可以將開發版鍵盤功能使用-Keyboard scan card can experience the Verilog hardware version of the keyboard function will be developed using
<蔡宗翰> 在 2024-10-12 上传 | 大小:176128 | 下载:0

[VHDL编程verilog9

说明:verilog實現算術運算後利用7段顯示器將結果輸出-Verilog Arithmetic realize after the use of paragraph 7 displays the results output
<蔡宗翰> 在 2024-10-12 上传 | 大小:136192 | 下载:0

[VHDL编程5050PWM_V54

说明:FPGA 实现基于ISA接口的3路编码器计数,和3路PWM/DA输出 编码器计数包括倍频、鉴相 PWM实现12位分辨率-FPGA-based ISA interface 3 Road encoder counts, and 3-way PWM/DA output encoder counts, including frequency doubling, phase PWM realize 12-bit resolution
<吴波> 在 2024-10-12 上传 | 大小:1084416 | 下载:0
« 1 2 ... .47 .48 .49 .50 .51 3952.53 .54 .55 .56 .57 ... 4311 »

源码中国 www.ymcn.org