资源列表

« 1 2 ... .43 .44 .45 .46 .47 3948.49 .50 .51 .52 .53 ... 4311 »

[VHDL编程Lab1_FPGA

说明:lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现-lab1- FPGA decency in this document on how to how to use the verilog Hdl and how to make it realize in FPGA development board
<陈轩辕> 在 2024-11-15 上传 | 大小:143kb | 下载:0

[VHDL编程Ultraedit_verilog

说明:这个文件中提供了 verilog hdl 的在ultra edit32中编程所需要的语法-This document provides a verilog hdl in ultra edit32 programming required in grammar
<陈轩辕> 在 2024-11-15 上传 | 大小:30kb | 下载:0

[VHDL编程VeriRiscCPU

说明:这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程
<陈轩辕> 在 2024-11-15 上传 | 大小:17kb | 下载:0

[VHDL编程diantikongzhimonichengxu

说明:一个电梯控制模拟程序 做得很好 有很形象的动画展示-An elevator control simulation program has done a good job is the image of the animation display
<lc> 在 2024-11-15 上传 | 大小:313kb | 下载:0

[VHDL编程LCAS

说明:链路铜梁调整机制的实现方案,该方案是在MSTP中实现链路容量动态调整的关键技术。是基于SDH中的VCAT,在未来的传送网通信中应用广泛-Link Tongliang realize adjustment mechanism program, which is in MSTP in the link capacity is dynamically adjusted to achieve the key technology. Is bas
<牧羊人> 在 2024-11-15 上传 | 大小:13kb | 下载:0

[VHDL编程VHDL

说明:曼彻斯特编码的VHDL源程序?
<weqeqwe> 在 2024-11-15 上传 | 大小:10kb | 下载:0

[VHDL编程fir5

说明:5阶fir滤波器,有详细的程序和附有文档,5阶fir滤波器,有详细的程序和附有文档
<王迪> 在 2024-11-15 上传 | 大小:306kb | 下载:0

[VHDL编程BCDconv

说明:BCD编码的Verilog HDL程序,能够实现BCD编码与卷积码。-BCD-coded Verilog HDL procedures, to achieve BCD encoding and convolutional codes.
<张明> 在 2024-11-15 上传 | 大小:107kb | 下载:0

[VHDL编程UP3_RTC_CLOCK

说明:在UP3开发板上已经验证过的VHDL代码。精确到十分之一秒,具有闹钟,整点报时,时间可重新设置等功能,在LCD1602上显示。绝对推荐,比网上其他类似代码功能要全而且经过验证。最关键的是该代码是直接通过I2C总线来获取UP3开发板上的实时时钟芯片的时间的,当然也可以通过I2C对时钟芯片进行设置.-In the UP3 development board has been verified VHDL code. Accurate to o
<kehan> 在 2024-11-15 上传 | 大小:1.3mb | 下载:0

[VHDL编程AES_RTL

说明:使用Verilog HDL 實現AES硬體加解密-Realize the use of Verilog HDL hardware AES encryption and decryption
<林夢魔> 在 2024-11-15 上传 | 大小:15kb | 下载:0

[VHDL编程ad_convert

说明:用cpld控制时序通过usb传送数据到pc机的vhdl源码,用于一款心电图机。
<聂永波> 在 2024-11-15 上传 | 大小:199kb | 下载:0

[VHDL编程unsigned_4_adder

说明:通过vhdl语言实现四位无符号数的加法,四位拨位置数,用数码管输出结果-Through the VHDL language realize the number of four unsigned adder, four dial location number of digital control output
<万玉龙> 在 2024-11-15 上传 | 大小:2kb | 下载:0
« 1 2 ... .43 .44 .45 .46 .47 3948.49 .50 .51 .52 .53 ... 4311 »

源码中国 www.ymcn.org