资源列表
[VHDL编程] Ultraedit_verilog
说明:这个文件中提供了 verilog hdl 的在ultra edit32中编程所需要的语法-This document provides a verilog hdl in ultra edit32 programming required in grammar<陈轩辕> 在 2024-11-15 上传 | 大小:30kb | 下载:0
[VHDL编程] VeriRiscCPU
说明:这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程<陈轩辕> 在 2024-11-15 上传 | 大小:17kb | 下载:0
[VHDL编程] diantikongzhimonichengxu
说明:一个电梯控制模拟程序 做得很好 有很形象的动画展示-An elevator control simulation program has done a good job is the image of the animation display<lc> 在 2024-11-15 上传 | 大小:313kb | 下载:0
[VHDL编程] UP3_RTC_CLOCK
说明:在UP3开发板上已经验证过的VHDL代码。精确到十分之一秒,具有闹钟,整点报时,时间可重新设置等功能,在LCD1602上显示。绝对推荐,比网上其他类似代码功能要全而且经过验证。最关键的是该代码是直接通过I2C总线来获取UP3开发板上的实时时钟芯片的时间的,当然也可以通过I2C对时钟芯片进行设置.-In the UP3 development board has been verified VHDL code. Accurate to o<kehan> 在 2024-11-15 上传 | 大小:1.3mb | 下载:0
[VHDL编程] ad_convert
说明:用cpld控制时序通过usb传送数据到pc机的vhdl源码,用于一款心电图机。<聂永波> 在 2024-11-15 上传 | 大小:199kb | 下载:0
[VHDL编程] unsigned_4_adder
说明:通过vhdl语言实现四位无符号数的加法,四位拨位置数,用数码管输出结果-Through the VHDL language realize the number of four unsigned adder, four dial location number of digital control output<万玉龙> 在 2024-11-15 上传 | 大小:2kb | 下载:0