资源列表

« 1 2 ... .46 .47 .48 .49 .50 3951.52 .53 .54 .55 .56 ... 4311 »

[VHDL编程time

说明:vhdl语言编写秒表程序 内含每个模块的源程序-VHDL language stopwatch program includes source code for each module
<BILL> 在 2024-10-12 上传 | 大小:235520 | 下载:0

[VHDL编程AD9229-FPGA-files

说明:adi串行AD AD9229的控制使用ISE平台 Verilog语言 -adi serial ADAD9229 control the use of ISE platform Verilog language
<徐凯> 在 2024-10-12 上传 | 大小:184320 | 下载:0

[VHDL编程Released-FPGA-CODE-AD9289-RevD

说明:AD9289的控制 使用Verilog语言-AD9289 control using the Verilog language
<徐凯> 在 2024-10-12 上传 | 大小:338944 | 下载:0

[VHDL编程FRUDH

说明:用VHDL实现频率计,可测量输入脉冲的频率,并进行简单校正-Realize the frequency of use of VHDL in terms of measurable input pulse frequency, and a simple correction
<牛家> 在 2024-10-12 上传 | 大小:175104 | 下载:0

[VHDL编程20077713594628186

说明:基于 vhdl环境的程序 多路抢搭起-VHDL-based environment for multi-way scramble set up procedures
<dawei> 在 2024-10-12 上传 | 大小:28672 | 下载:0

[VHDL编程Nios

说明:Altera公司开发的用于其FPGA的的Nios软核入门介绍-Developed by Altera for its FPGA of the Nios soft-core entry-Introduction
<liukun> 在 2024-10-12 上传 | 大小:1537024 | 下载:0

[VHDL编程dds

说明:DDS正弦信号发生器 频率和相位连续可调。频率最大2M
<dsf> 在 2024-10-12 上传 | 大小:3072 | 下载:0

[VHDL编程multi8x8

说明:实现了VHDL乘法器,8位乘法操作的完成-VHDL realize a multiplier, an 8-bit multiplication operation completed
<zxzx> 在 2024-10-12 上传 | 大小:3072 | 下载:0

[VHDL编程xor_mul

说明:使用列表法,VHDL语言实现的基于多项式基的有限域乘法器,用于AES算法等对有限域乘法有要求的算法-The use of a list of law, VHDL language based polynomial-based finite field multiplier, for the AES algorithm, such as finite field multiplication algorithm has requested
<zxzx> 在 2024-10-12 上传 | 大小:193536 | 下载:0

[VHDL编程Verilog

说明:Verilog教程,讲述Verilog在cpld/fpga中从设计到仿真全过程。-Verilog tutorial, Verilog described in cpld/fpga simulation from the design to the entire process.
<pangyugang> 在 2024-10-12 上传 | 大小:2479104 | 下载:0

[VHDL编程ISE_chinese_user_guide

说明:Xilinx—ISE的中文使用说明,写的很简单,但对于入门者很实用。看过市面上很多Xilinx的书,发现很多都是在这本书的基础上稍加改写,。
<joan> 在 2024-10-12 上传 | 大小:915456 | 下载:0

[VHDL编程cic_4_dec

说明:实现4倍抽取的CIC抽取滤波器模块的Verilog实现,在对数据进行抽取之前,首先进行滤波-Extracted 4 times realize CIC decimation filter module Verilog realize that in the data collected before the first filter
<楚鹤> 在 2024-10-12 上传 | 大小:1024 | 下载:0
« 1 2 ... .46 .47 .48 .49 .50 3951.52 .53 .54 .55 .56 ... 4311 »

源码中国 www.ymcn.org