资源列表
[VHDL编程] ISE_assistant_design_tool
说明:Xilinx-ISE辅助设计工具的中文使用说明,包括IP核生成器,布局布线器,FPGA底层编辑器,时序分析器,集成化逻辑分析工具,功率分析工具-Xilinx-ISE-aided design tools for use in Chinese, including the IP core generator, layout router, FPGA Editor bottom, timing analyzer, integrated lo<joan> 在 2024-11-15 上传 | 大小:1.52mb | 下载:0
[VHDL编程] PPT_timing-constraint
说明:PPT的形式演示Xilinx-ISE环境下时序约束的实现个结果<joan> 在 2024-11-15 上传 | 大小:601kb | 下载:0
[VHDL编程] Implementing_Floating-Point_DSP
说明:For developers using FPGAs for the implementation of floating-point DSP functions, one key challenge is how to decompose the computation algorithm into sequences of parallel hardware processes while efficiently<joan> 在 2024-11-15 上传 | 大小:130kb | 下载:0
[VHDL编程] interleave
说明:数据交织器 verilog HDL源文件-Data interleaver verilog HDL source file<长空> 在 2024-11-15 上传 | 大小:98kb | 下载:0
[VHDL编程] uart_serial
说明:UART接口的VHDL源代码,成功应用于SOC项目开发中,请勿用于商业用途。-UART interface of the VHDL source code, successfully applied in the development of SOC projects, not for commercial purposes.<xiaojian> 在 2024-11-15 上传 | 大小:12kb | 下载:0