资源列表
[VHDL编程] SRAM-PINGPANG
说明:超声视频图像需要实时地采集并在处理后在显示器上重建,图像存储器就必须不断地写入数据,同时又要不断地从存储器读出数据送往后端处理和显示[11]。为了满足这种要求,可以在采集系统中设置2片容量一样的SRAM,通过乒乓读写机制来管理。任何时刻,只能有1片SRAM处于写状态,同时也只有1片SRAM处于读状态。工作期间,2片SRAM都处于读写状态轮流转换的过程,转换的过程相同,但是状态错开,从而保证数据能连续地写人和读出祯存.-Real-time<smj1980> 在 2025-01-18 上传 | 大小:1kb | 下载:0
[VHDL编程] ref-sdr-sdram-vhdl
说明:标准SDR SDRAM控制器参考设计_verilog_lattice\sdr_ctrl.v-Standard SDR SDRAM Controller Reference Design _verilog_latticesdr_ctrl.v<王廷龙> 在 2025-01-18 上传 | 大小:758kb | 下载:0
[VHDL编程] pci_arbi_quicklogic
说明:pci总线仲裁ip,对学习者有很高的参考价值。-pci bus arbitration ip, on the learners have a high reference value.<王廷龙> 在 2025-01-18 上传 | 大小:3kb | 下载:0
[VHDL编程] VHDLSourceCodeFor5ADConverters
说明:5个模数转换器adc的vhdl源码 5个模数转换器adc的vhdl源码-5 ADC adc the VHDL source of the 5 ADC adc VHDL source code<rui> 在 2025-01-18 上传 | 大小:17kb | 下载:0
[VHDL编程] TimeControl
说明:定时控制电路,计数到两分四十八秒停止计数-Timing control circuit, counting the two sub-48 seconds to stop counting<Dustree> 在 2025-01-18 上传 | 大小:208kb | 下载:0
[VHDL编程] 37724082FIFO
说明:基于Verilog HDL的异步FIFO设计与实现-Verilog HDL-based Asynchronous FIFO Design and Implementation<汤奥> 在 2025-01-18 上传 | 大小:3kb | 下载:0
[VHDL编程] VHDLSourceCodeFor5ADConvertersads7818
说明:一个关于adc的vhdl源码 一个关于adc的vhdl源码-Adc on the VHDL source code on the VHDL source adc<rui> 在 2025-01-18 上传 | 大小:3kb | 下载:0