[VHDL编程] formatter

说明：Actel 基本VHDl模块源代码，包括BCD、LCD、PLL等-Actel basic VHDL source code modules, including BCD, LCD, PLL, etc.
<曾捷> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] adder_32

说明：超前进位加法器是通常数字设计所必备的，本程序为32位超前进位加法器-CLA is usually necessary for digital design, the procedure for 32-bit CLA
<zhaohongliang> 在 2024-10-13 上传 | 大小：1024 | 下载：1

[VHDL编程] sequence_inspector

说明：序列检测器可用于检测一组或多组二进制码组成的脉冲序列信号，这在数字通信领域中有广泛的应用。当序列检测器连续收到一组二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到连续的检测中收到每一位都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。并附有测试程序-Sequence detector
<zhaohongliang> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] BCD_digit

说明：基于Actel的VHDL编程，实现BCD功能源代码-Based on Actel
<曾捷> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] OPERATION_UNIT

说明：本程序为加密芯片内部加密运算单元部分，包括32位减法器、移位寄存器、加/减法器、寄存器等，对密码芯片运算部分设计具有一定指导意义-The procedure for encryption chip unit internal encryption algorithms, including 32-bit subtraction, and shift register, add/subtraction, and register and
<zhaohongliang> 在 2024-10-13 上传 | 大小：2048 | 下载：0

[VHDL编程] mealy_state_machine

说明：本程序为米勒状态机经典设计模块，对用状态机设计程序控制部分具有指导意义-This procedure for Miller classic state machine design modules, using state machine control part of the design of guiding significance for
<zhaohongliang> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] moore_in_and_mealy_out_state_machine

说明：此程序为带摩尔输入、米勒输出状态的状态机控制部分-This procedure with Moore for input, Miller output state control of some of the state machine
<zhaohongliang> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] fifo

说明：此程序为存储器常用的FIFO（先入先出），程序中没有指明位宽，这样更适合于初学者进行套用-This process commonly used for the memory FIFO (FIFO), the procedure is not specified bit, so more suitable for beginners to apply
<zhaohongliang> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] 32-bit_multiplier_model

说明：此程序为32-bit乘法器，另附有VHDL测试程序-This procedure for 32-bit multiplier, followed VHDL test procedures
<zhaohongliang> 在 2024-10-13 上传 | 大小：2048 | 下载：0

[VHDL编程] FPGA

说明：fpga 设计经典指导原则，非常经典，对于深入理解FPGA设计方法有很好的帮助-FPGA design of the guiding principles of the classic, very classic, for better understanding of FPGA design methods have a very good help
<zjc> 在 2024-10-13 上传 | 大小：260096 | 下载：0

[VHDL编程] VHDL

说明：一个实现整数分频的VHDL代码，只要把n设置成你所需要的分频的数值就行-A realization of an integer divider of the VHDL code, as long as the n set you need the sub-frequency values on the line
<褚如龙> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] mux21a

说明：二选一多路选择开关，实现对信号的采集，分类。-Second, the election more than one way selector switch, to achieve signal acquisition, classification.
<weigong> 在 2024-10-13 上传 | 大小：105472 | 下载：0