[VHDL编程] complex

说明：时钟，信号灯verilog for FPGA -Clock signal verilog for FPGA
<zhaog gang> 在 2024-11-17 上传 | 大小：3.42mb | 下载：0

[VHDL编程] 5

说明：vhdl的仿真 quartus 2的flv视频 -VHDL simulation of the flv video quartus 2
<ljc> 在 2024-11-17 上传 | 大小：3.42mb | 下载：0

[VHDL编程] time

说明：几篇解读FPGA内部时序问题的好文章，从最近本的Tco,Tsu，Th等入门。一直到如何对时序进行约束，如何处理各种影响FPGA时钟的因素。如何读懂时序图（Interpreting the Timing Diagram） -FPGA internal timing problems read several good articles, from the most recent of Tco, Tsu, Th and other entr
<徐博> 在 2024-11-17 上传 | 大小：3.42mb | 下载：0

[VHDL编程] CCD_CPLD

说明：内部资料，CCD探头采集时序发生器，基于CPLD用VHDL编写，是学习CPLD和VHDL在实际工业应用中的实际案例。-Internal information, medical collection probe CCD Timing Generator, based on the CPLD using VHDL, CPLD and VHDL to learn practical industrial applications in th
<> 在 2024-11-17 上传 | 大小：3.42mb | 下载：1

[VHDL编程] MEMCTRL

说明：基于verilog的存储控制器芯片设计的工程。使用 Quartus II 4.0 以上版本打开设计工程文件。-Based on the works of the the verilog storage controller chip design. Use the Quartus II 4.0 or later to open the design engineering documents.
<fangcheng> 在 2024-11-17 上传 | 大小：3.42mb | 下载：0

[VHDL编程] sin

说明：利用fpga实现低频率（100khz以下）的正弦信号发生，另外可以改频率。非常方便-The use of the fpga achieve low frequency (100khz below) sinusoidal signal, the other can change the frequency. Very convenient
<阮志强> 在 2024-11-17 上传 | 大小：3.42mb | 下载：0

[VHDL编程] The-FPGA-Status-and-trends

说明：分析了FPGA的产品现状与应用前景，与FPGA的发展趋势，有助于了解行业的发展前景-Status and prospects of FPGA products, and FPGA trends, helps to understand the industry s development prospects
<张雨> 在 2024-11-17 上传 | 大小：3.42mb | 下载：0

[VHDL编程] 61EDA_C2212

说明：红色飓风II开发板USB2FPGA USB驱动程序，由verilog编写，包括源码和FIFO测试程序-Red Hurricane II development board USB2FPGA USB driver from verilog preparation, including source code and test procedures FIFO
<xueyuan> 在 2024-11-17 上传 | 大小：3.42mb | 下载：0

[VHDL编程] dds

说明：中级篇16：基于DAC芯片的DDS，频率通过按键可调（0.05-5MHz），简单易懂，内有原理介绍-Intermediate Part 16: Based on the DAC chip DDS, frequency adjustable via button (0.05-5MHz), easy to understand, with a schematic presentation
<王大神> 在 2024-11-17 上传 | 大小：3.42mb | 下载：0

[VHDL编程] RISC-CPU

说明：精简指令集 16位流水线CPU 可实现硬件模拟-16-bit pipelined RISC CPU hardware emulation can be achieved
<kk> 在 2024-11-17 上传 | 大小：3.42mb | 下载：0

[VHDL编程] test

说明：可以产生正弦波，通过ROM，文件中已有完整代码，直接下载即可(Sine wave can be generated through the ROM, the document has complete code, you can download directly)
<哈虎 > 在 2024-11-17 上传 | 大小：3.42mb | 下载：0

[VHDL编程] ZX spectrum in fpga

说明：ZX spectrum in fpga spartan 3 output to LVDS display using external RGB24 to LVDS driver.
<robots01> 在 2022-04-04 上传 | 大小：3.42mb | 下载：0