资源列表
[VHDL编程] FPGAPROGRAMCHAPTER6
说明：FPGA开发板上写的Verilog代码： 功能是从电脑端发送一个字节，然后把它接收回来。 -FPGA development board to write the Verilog code: function is from the client computer sends a byte, and then receive it back.<duncan> 在 2024-11-17 上传 | 大小：21kb | 下载：0
[VHDL编程] keydebounce
说明：FPGA中按键弹跳消除模块的研究与应用，原理和例子都非常好-FPGA to eliminate bounce in key research and application modules, principles and examples are very good<mcuxxq> 在 2024-11-17 上传 | 大小：225kb | 下载：0
[VHDL编程] shuzizhong
说明：设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。 实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现,还有完整的实验报告-The design of a can be hours, minutes, seconds time of<盼盼> 在 2024-11-17 上传 | 大小：416kb | 下载：0
[VHDL编程] Verilog--shiyanbaogao
说明：有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Verilog模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 阻塞赋值与非阻塞赋值的区别 实验目的： 1． 通过实验，掌握阻塞赋值与非阻塞赋值的概念和区别； 2． 了解阻塞赋值与非阻塞赋值<盼盼> 在 2024-11-17 上传 | 大小：15kb | 下载：0
[VHDL编程] DS1307_LCD
说明：通过IIC总线读写实时时钟DS1307，并把时、分、秒显示在12864液晶屏上，用的CycloneII EP2C8，Quartus环境-Through the IIC bus read and write real-time clock, DS1307, and the hours, minutes and seconds displayed on the LCD screen on the 12864, used CycloneII<iversn> 在 2024-11-17 上传 | 大小：1.25mb | 下载：0
[VHDL编程] I2CController
说明：Xilinx的I2C总线控制器，verilog版本，文档号是XAPP333，可到Xilinx网上查找具体说明，有对应的VHDL版本的-Xilinx<iversn> 在 2024-11-17 上传 | 大小：22kb | 下载：0
[VHDL编程] CycloneIII_SB_3C25
说明：Altera的CycloneIII Start Board,使用的PFGA是3C25，包括原理图和PCB，用Cadence Allegro打开-Altera<iversn> 在 2024-11-17 上传 | 大小：1.41mb | 下载：0