资源列表

« 1 2 ... .58 .59 .60 .61 .62 3863.64 .65 .66 .67 .68 ... 4311 »

[VHDL编程PROCEDURETOWORKINISE

说明:Procedure to Work in VHDL... by Ashok Kumar . A . M Zebros India
<Ashok> 在 2024-11-17 上传 | 大小:3.33mb | 下载:0

[VHDL编程video

说明:
<liao> 在 2024-11-17 上传 | 大小:3.33mb | 下载:0

[VHDL编程sdram_control

说明:FPGA 用verilog控制sdram读写-FPGA control with verilog sdram read and write
<扬州> 在 2024-11-17 上传 | 大小:3.33mb | 下载:0

[VHDL编程zedboard_CTT_v2013_2_130807

说明:在文档里包含有Xilinx公司的软件Vivado的实验教程,可以尽快的对zedboard有个深入的学习了解,有助于初学者的快速学习-In a document containing the Xilinx Vivado experimental tutorial software, you can as soon as possible to have a depth of zedboard learn about, to help be
<WY> 在 2024-11-17 上传 | 大小:3.33mb | 下载:0

[VHDL编程xc6slx9_dnareader_12.4

说明:读和验证Xilinx的DeviceDNA值,用于系统加密-Read and verify Xilinx Spartan6 DeviceDNA
<Bob> 在 2024-11-17 上传 | 大小:3.33mb | 下载:0

[VHDL编程Sequence-Detector

说明:序列检测器,开写为两个always语句,即为两段式有限状态机。将组合部分中的判断状态转移条件和产生输入再分开写,则为三段式有限状态机。 二段式在组合逻辑特别复杂时适用,但要注意需在后面加一个触发器以消除组合逻辑对输出产生的毛刺 。三段式描述方法虽然代码结构复杂了一些,但是换来的优势是:使FSM做到了同步寄存器输出,消除了组合逻辑输出的不稳定与毛刺的隐患,而且更利于时序路径分组,一般来说在FPGA/CPLD等可编程逻辑器件上的综合与布局布
<xxl> 在 2024-11-17 上传 | 大小:3.33mb | 下载:0

[VHDL编程TLV5630ceshi

说明:TLV5630 DA转换芯片FPGA控制程序源代码,verilog编写-TLV5630 DA converter chip FPGA control program source code, verilog prepared
<陈照> 在 2024-11-17 上传 | 大小:3.33mb | 下载:0

[VHDL编程EDA-FPGA-traffic

说明:该设计严格按照现实中的交通灯设计,利用vhdl硬件描述语言实现,设计一个交通信号灯控制器,由一条主干道和一条支干道汇合成十字路口,在每个入口处设置红、绿、黄三色信号灯,红灯亮禁止通行,绿灯亮允许通行,黄灯亮则给行驶中的车辆有时间停在禁行线外。 2、 红、绿、黄发光二极管作信号灯,。 3、 主干道处于常允许通行的状态,支干道有车来时才允许通行。主干道亮绿灯时,支干道亮红灯;支干道亮绿灯时,主干道亮红灯。 4、 主、支干道均有车
<刘鹏坤> 在 2024-11-17 上传 | 大小:3.33mb | 下载:0

[VHDL编程FIFO_UART

说明:基于FIFO的串口通信,通过本实验,不仅能够对串口通信有了解,而且还能够弄清楚FIFO的用法-FIFO-based serial communication, through this experiment, serial communication can not only have to understand, but also to figure out FIFO usage
<易欢> 在 2024-11-17 上传 | 大小:3.32mb | 下载:0

[VHDL编程zsy_422_20160911_backup

说明:RS422协议芯片OX16C950底层驱动程序,Verilog语言编写,Quartus ii 15.0开发,可实现数据收发,用串口调试助手可以观察。-RS422 protocol chip OX16C950 low-level driver, Verilog language, Quartus ii 15.0 development, can achieve data transceiver, with the serial debug
<> 在 2024-11-17 上传 | 大小:3.32mb | 下载:0

[VHDL编程uart

说明:自己写的很好用,很简单,容易学习 ,适合新手,基于fpga的串口uart(I write the serial of uart, suitable for novice learning, very easy to learn)
<sqp > 在 2024-11-17 上传 | 大小:3.33mb | 下载:0

[VHDL编程FPGA_SDRAM

说明:基于Verilog语言的SDARAM代码(SDARAM code based on Verilog language)
<哈哈凸> 在 2024-11-17 上传 | 大小:3.33mb | 下载:0
« 1 2 ... .58 .59 .60 .61 .62 3863.64 .65 .66 .67 .68 ... 4311 »

源码中国 www.ymcn.org