[VHDL编程] ALL

说明：数字显示当前的小时、分钟、秒； 2、可以预置为12小时计时显示和24小时计时显示； 3、一个调节键，用于调节目标数位的数字。对调节的内容敏感，如调节分钟或秒时，保持按下时自动计数，否则以脉冲计数； 4、一个功能键，用于切换不同状态：计时、调时、调分、调秒、调小时制式。 -Figures show that the current hours, minutes, seconds 2, can be preset for
<宋勤> 在 2024-10-13 上传 | 大小：305152 | 下载：0

[VHDL编程] VHDL-SPI-Module.doc

说明：本spi参数化通讯模块是一个支持SPI串行通信协议从协议的SPI从接口。可通过改变参数设置传输的位数，由外部控制器给定脉冲控制传输。-The parameters of spi communication module is a support SPI serial communication protocol from the agreement from the SPI interface. By changing the para
<> 在 2024-10-13 上传 | 大小：37888 | 下载：0

[VHDL编程] tt

说明：这是一个VHDL硬件描述语言所写的一个程序，希望通过仿真然后再看输出结果！-This is a VHDL hardware descr iption language written by a program, and hopes that the results of simulation and then look at the output!
<zhanhui> 在 2024-10-13 上传 | 大小：18432 | 下载：0

[VHDL编程] Verilog_Coding_for_Logic_Synthesis

说明：可综合的Verilog编码，很不错，学习Verilog必看。不容错过-Can be integrated Verilog coding, very good, a must-see learning Verilog. Not to be missed
<Benson> 在 2024-10-13 上传 | 大小：1150976 | 下载：0

[VHDL编程] chuanbingvhdl

说明：由于计算机中大部分器件使用的是串行，本程序实现了数字电路中常用的串行输入并行输出的功能。-Because most of the computer using a serial device, the program realization of digital circuits used in serial input parallel output function.
<yifang> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] alu_16

说明：三种16位整数运算器的ALU设计方法，调用库函数74181（4位ALU），组成串行16位运算器。(用74181的正逻辑) B．调用库函数74181和74182，组成提前进位16位运算器。(用74181的正逻辑) 注意：调74181库设计，加进位是“0”有效，减借位是“1”有效，所以最高位进位或借位标志寄存器要统一调整到高有效 C．用always @，case方式描述16位运算器。-Three 16-bit integer
<yifang> 在 2024-10-13 上传 | 大小：1024 | 下载：1

[VHDL编程] crcm

说明：crc 校验，vhdl源码，经仿真能正常运行，供大家参考-CRC checksum, vhdl source, the simulation can be normal operation, for your reference
<fangliang> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] rec

说明：利用fpga实现同步串口，经验证无误，供大家参考-Use FPGA to achieve synchronous serial port, experience, certified, for your reference
<fangliang> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] ViterbiDecodeK9R12HardDecision

说明：viterbi 硬判决译码，基本实现了（2，1，9）卷积码的硬判决译码，用modelsim RTL仿真通过-hard-decision viterbi decoding, the basic realization of the (2,1,9) convolutional codes hard decision decoding, using modelsim RTL simulation through
<maojunling> 在 2024-10-13 上传 | 大小：12288 | 下载：0

[VHDL编程] dff

说明：用vhdl编写的D触发器，锁存器等，不需帐号就可自由下载此源码-VHDL prepared using D flip-flops, latches and so on, no account can be a free download this source
<daniel> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] Verilog

说明：数字电路设计教程，veriloghdl设计-Digital Circuit Design Guide, veriloghdl Design
<段晋杰> 在 2024-10-13 上传 | 大小：168960 | 下载：0

[VHDL编程] EP3C25

说明：Cyclone® III EP3C25的资料-Cyclone 庐 III EP3C25 information
<杨洋> 在 2024-10-13 上传 | 大小：527360 | 下载：0