资源列表
[VHDL编程] jtag_uart_0
说明:jatag在nios环境下的接口代码,可在ISE或quartus下完成调试-Nios jatag environment in the interface code, can be accomplished under the ISE or Quartus debugging<> 在 2024-11-17 上传 | 大小:4kb | 下载:0
[VHDL编程] niosII_system_cpu
说明:cpu代码,可在ISE或quartus下完成调试-cpu code, can be accomplished under the ISE or Quartus debugging<> 在 2024-11-17 上传 | 大小:12kb | 下载:0
[VHDL编程] count_binary_0
说明:二进制计数器的硬件代码,可在ISE或quartus下完成调试-Binary counter hardware code, available at ISE or Quartus to complete debugging<> 在 2024-11-17 上传 | 大小:9kb | 下载:0
[VHDL编程] div_clk
说明:主时钟为15.36MHz的带选通的8位输出分频器,可得到100Hz,120Hz,1kHz,10kHz的频率-Master clock for the 15.36MHz band strobe output 8-bit prescaler, can be 100Hz, 120Hz, 1kHz, 10kHz frequency<wangyongbing> 在 2024-11-17 上传 | 大小:1kb | 下载:0
[VHDL编程] cpuyuanma1
说明:说明:cpuyuanma1是硬布线控制器源代码, cpuyuanma2是微程序控制器源代码。-Descr iption: cpuyuanma1 hard wiring the controller source code, cpuyuanma2 micro-program controller source code.<chennan> 在 2024-11-17 上传 | 大小:726kb | 下载:0
[VHDL编程] cpuyuanma2
说明:这是接上面程序,是微程序控制器源代码,调试已经通过。-This is then the above procedures, micro-program controller source code, debugging has been adopted.<chennan> 在 2024-11-17 上传 | 大小:125kb | 下载:0
[VHDL编程] 20081023154349131
说明:EDA中的45 s定时单元的VHDL源程序-EDA in the 45 s timer unit VHDL source code<张晶瑜> 在 2024-11-17 上传 | 大小:149kb | 下载:0